低温LBJT性能表征

作为集成电路的重要组成器件,双极结型晶体管在高速高频等方面有着互补金属氧化物半导体不能替代的优点.由于常规双极结型晶体管在低温环境中增益骤降,器件性能大幅衰减,故双极结型晶体管低温性能的研究较少且仅限于77K以上的温度.本文对在绝缘体上硅衬底上制造的与CMOS工艺相兼容的对称水平双极结型晶体管进行了4.2～300K宽温...     

未来最有希望的硅锗高速微电子器件—埋沟场效应晶体管

以前人们认为异质结双极型晶体管是硅锗新材料在微电子器件方面的最重要应用。根据最新的信息，指出这一器件具有很大的局限性，而正在崛起的硅锗ＭＯＳ场效应晶体管有可能是未来最有希望的高速器件。叙述了这种器件的物理基础、典型结构及性能。     

半导体家族(二)

<正>4.半导体器件家族半导体器件同样是种类繁多、神通广大、各显其能,其族谱如图15所示。在半导体器件中贡献最突出的当属双极晶体管(BJT)和金属-氧化物-半导体场效应晶体管(MOSFET)。他们既可以以分立器件的形式单独成为产品实用,也可以作为构成集成电路的基本器件。4.1分立器件半导体分立器件包括具有整流作用的二级管(Diode),可作为开关或线性放大应用的BJT、MOSFET、结型场效应晶体管(JFET)、垂直双扩散场     

InP/In_(0.53)Ga_(0.47)As/InP双异质结双极型晶体管的仿真与分析

运用Silvaco-TCAD软件构建了InP/In_(0.53)Ga_(0.47)As/InP双异质结双极型晶体管模型,研究了掺杂浓度、厚度以及温度对器件特性的影响.结果表明:双异质结双极型晶体管DHBT的开启电压能达到约0.4V,当浓度达到4×10^(19) cm^(-3)的时候,电流增益可以达到一个最佳状态,其峰值能达到约125左右,且浓度对截止频率以及最高振荡频率没有太大的影响;当增大基区厚度时,电流增益会减小,改变厚度能够使DHBT输出特性得以提升,并且提高基区电流的注入;双异质结双极型晶体管具有很好的温度稳定性.     

载流子色散型硅基CMOS光子器件

为了实现硅基单片光电子集成器件的实用化,介绍了采用P-I-N、双极型场效应晶体管、金属氧化物半导体和PN结结构的载流子色散型硅基CMOS光子器件的发展状况和特点,并汇报了硅基CMOS光子器件的设计和制作方面的工作.利用商业的CMOS工艺线制作的器件获得了较好的结果,光调制器消光比约18 dB,1×2光开关消光比约21 dB,谐振环的消光比8～12 dB.采用CMOS技术研制硅基光子器件,将能使集成光子学的发展上一个新的台阶.     

单层石墨烯场效应晶体管制备及低温导电特性北大核心CSCD

采用化学气相沉积法(CVD)制备单层石墨烯,将其转移到300nm厚的SiO_2/Si衬底上.通过真空蒸镀法在石墨烯表面沉积Au电极,获得SiO_2/Si背栅石墨烯场效应晶体管,对其进行低温导电特性的测试.结果表明,背栅石墨烯场效应晶体管呈双极导电性,并表现出P型导电特性.室温下器件的电子迁移率为3478cm^2/V.s,开关比(on/off)为1.88.在低温下器件的电子迁移率降至2913cm^2/V.s,开关比上升到2.53,狄拉克点左移,P型掺杂效应减弱,温度对器件起到调制作用.     

载流子色散型硅基CMOS光子器件

为了实现硅基单片光电子集成器件的实用化,介绍了采用P-I-N、双极型场效应晶体管、金属氧化物半导体和PN结结构的载流子色散型硅基CMOS光子器件的发展状况和特点,并汇报了硅基CMOS光子器件的设计和制作方面的工作.利用商业的CMOS工艺线制作的器件获得了较好的结果,光调制器消光比约18 dB,1×2光开关消光比约21 dB,谐振环的消光比8～12 dB.采用CMOS技术研制硅基光子器件,将能使集成光子学的发展上一个新的台阶.     

半导体量子器件物理讲座第三讲 异质结双极晶体管（HBT）

文章首先给出了同质结双极晶体管和异质结双极晶体管（HBT）在材料结构参数上的差异,这种差异表明,在器件的材料结构设计上已从掺杂设计步到了能带工程设计,和同质结双极晶体管相比,HBT具有更优越的性能,接着介绍了HBT的工作原理,典型的材料结构及器件的制作。     

硅锗量子阱埋沟场效应晶体管

 现代科学技术的发展、自动化程度的提高、计算机应用的普及,需要越来越多的高速大规模、超大规模集成电路.金属/氧化物/半导体场效应晶体管(MOSFET) 由于其工艺简单、产额高、功耗低、抗干扰能力强、输入阻抗高、易于大规模集成,在大规模集成电路领域内很受人们青睐.尤其是互补型金属/氧化物/半导体场效应晶体管(CMOS)电路,可在单电流下工作,且工作电压范围广、噪声容限大、集成度高.几乎有取代双极型晶体管集成电路的趋势.然而,CMOS电路的速度因受ρ沟MOS中空穴迁移率的限制,不如双极型器件的快,使它的应用受到一定的限制.如能提高它的工作速度,则可使MOS电路具有更强的生命力.     

基于双极性二维晶体的新型p-n结

二维晶体的特殊结构和新奇物理性能为构建新型纳米结构和器件,实现半导体领域的突破性进展提供了可能.本文首先介绍了双极性二维晶体的基本物理性能和相关范德瓦耳斯异质结的制备方法.在此基础上,主要综述了双极性二维晶体在新型电场调制二维晶体p-n结与异质p-n结以及非易失性可存储二维晶体p-n结等方面的应用、相关结构设计、电子和光电子等物理性能.然后进一步介绍了该类新型p-n结在逻辑整流电路、场效应光电子晶体管、多模式非易失性存储器、整流存储器、光电子存储器、光伏器件等方面的潜在应用.最后总结展望了该种新型p-n结在相关领域的可能发展方向.     

宽禁带碳化硅单晶衬底及器件研究进展

碳化硅作为第三代宽禁带半导体的核心材料之一,相对于传统的硅和砷化镓等半导体材料,具有禁带宽度大、载流子饱和迁移速度高,热导率高、临界击穿、场强高等诸多优异的性质。基于这些优良的特性,碳化硅材料是制备高温电子器件、高频大功率器件的理想材料。近年来在碳化硅材料生长和器件制备方面取得重大进展,对碳化硅材料特性和生长方法进行回顾,并研究了碳化硅光导开关偏压、触发能量、导通电流之间的关系,以及开关失效情况下电极表面的损伤情况。     

6H-SiC Schottky barrier source／drain NMOSFET with field-induced source／drain extension

A novel SiC Schottky barrier source/drain NMOSFET (SiC SBSD-NMOSFET) with field-induced source/drain (FISD) extension is proposed and demonstrated by numerical simulation for the first time. In the new device the FISD extension is induced by a metal field-plate lying on top of the passivation oxide, and the width of Schottky barrier is controlled by the metal field-plate. The new structure not only eliminates the effect of the sidewalls but also significantly improves the on-state current. Moreover, the performance of the present device exhibits very weak dependence on the widths of sidewalls.     

固态Marx发生器的过流保护研究

具有快速上升沿、低开关损耗的SiC MOSFET已逐渐在固态高压脉冲电源中使用。针对固态Marx发生器中的常见短路故障,分析了SiC MOSFET的过流损坏机制,提出了一种新型的带过流保护的驱动系统。该驱动系统不仅实现了宽驱动信号同步输出,同时能够在整个SiC MOSFET导通期间提供过电流钳制效果。驱动系统中的保护电路利用SiC MOSFET门极电压与漏极电流的关系,通过单个采样电阻和一对反向串联的稳压管将SiC MOSFET门极电压拉低的方式来限制过电流。实验结果表明:当开关管的导通电流较小时,虽然门极电压会有轻微下降,但是SiC MOSFET的导通阻抗仍然很低;而在过电流故障发生时,门极电压会被快速拉低,开关管的导通阻抗急剧上升,从而迅速将导通电流钳制在安全范围内。     

1200 V碳化硅功率MOSFET低温特性的实验表征及分析

碳化硅功率MOSFET是宽禁带功率半导体器件的典型代表,具有优异的电气性能。基于低温环境下的应用需求,研究了1200 V碳化硅功率MOSFET在77.7 K至300 K温区的静/动态特性,定性分析了温度对碳化硅功率MOSFET性能的影响。实验结果显示,温度从300 K降低至77.7 K时,阈值电压上升177.24%,漏-源极击穿电压降低32.99%,栅极泄漏电流降低82.51%,导通电阻升高1142.28%,零栅压漏电流降低89.84%(300 K至125 K)。双脉冲测试显示,开通时间增大8.59%,关断时间降低16.86%,开关损耗增加48%。分析发现,碳化硅功率MOSFET较高的界面态密度和较差的沟道迁移率,是导致其在低温下性能劣化的主要原因。     

A New High Performance Realization of Hyperchaotic Modified Canonical Chua Circuit Using JFETs

A new implementation of hyperchaotic modified canonical Chua circuit using junction field-effect transistors （JFETs） is proposed. The design is based on a source coupled JFET circuit to approximate a smooth cubic nonlinearity and a two-terminal negative resistance element containing a p-n-p silicon transistor and an n-channel JFET. The realization is supported by Orcad Pspice simulation and numerical MATLAB results. The hyperchaotic nature is confirmed by two positive Lyapunov exponents associated with the attractor which is a fractal with a Lyapunov dimension between 3 and 4.     

Detection of 13.8 dB squeezed vacuum states by optimizing the interference efficiency and gain of balanced homodyne detection

Squeezed states belong to the most prominent non-classical resources. They have compelling applications in precise measurement, quantum computation, and detection. Here, we report on the direct measurement of 13.8 d B squeezed vacuum states by improving the interference efficiency and gain of balanced homodyne detection. By employing an auxiliary laser beam, the homodyne visibility is increased to 99.8%. The equivalent loss of the electronic noise is reduced to 0.05% by integrating a junction field-effect transistor(JFET) buffering input and another JFET bootstrap structure in the balanced homodyne detector.     

磷化铟复合沟道高电子迁移率晶体管击穿特性研究

用密度梯度量子模型定量研究了磷化铟(InP)复合沟道高电子迁移率晶体管(HEMT)的击穿特性，考虑了复合沟道内碰撞电离以及沟道量子效应，重点研究了器件击穿电压随In_0.7Ga_0.3As沟道厚度的变化关系，提出了提高击穿电压的方法，采用商用器件模拟软件Sentaurus模拟了器件的开态击穿电压，对比了实验和模拟的结果. 研究表明：适当减小In_0.7Ga_0.3As沟道层的厚度可以在保持器件饱和电流基本不变的前提下大幅度提高开态击穿电压，这对于提高InP基HEMT的功率性能具有重要意义. 关键词： 磷化铟 高电子迁移率晶体管 密度梯度模型 击穿     

A novel 10-nm physical gate length double-gate junction field effect transisto

A novel double-gate （DG） junction field effect transistor （JFET） with depletion operation mode is proposed in this paper. Compared with the conventional DG MOSFET, the novel DG JFET can achieve excellent performance with square body design, which relaxes the requirement on silicon film thickness of DG devices. Moreover, due to the structural symmetry, both p-type and n-type devices can be realized on exactly the same structure, which greatly simplifies integration. It can reduce the delay by about 60% in comparison with the conventional DG MOSFETs.     

Ni/HfO_2/Pt阻变单元特性与机理的研究

研究了Ni/HfO2(10 nm)/Pt存储单元的阻变特性和机理.该器件具有forming-free的性质,还表现出与以往HfO2(3 nm)基器件不同的复杂的非极性阻变特性,并且具有较大的存储窗口值(105).存储单元的低阻态阻值不随单元面积改变,符合导电细丝阻变机理的特征.采用X射线光电子能谱仪分析器件处于低阻态时的阻变层HfO2薄膜的化学组分以及元素的化学态,结果表明,Ni/HfO2/Pt阻变存储器件处于低阻态时的导电细丝是由金属Ni导电细丝和氧空位导电细丝共同形成的.     

Analytical model of the drain current in amorphous silicon junction field effect transistors

This paper presents an analytical model of a hydrogenated amorphous silicon (a-Si:H) junction field effect transistor (JFET) based on a p-type/intrinsic/n-type stacked structure. The p-doped layer is connected to the transistor gate electrode, while the n-layer acts as the device channel. The analysis shows the effect of the geometrical and physical parameters of the intrinsic and n-doped layers on the transistor characteristics. In particular, the intrinsic layer thickness plays a central role in determining the depletion region of the n-channel and, as a consequence, the device threshold voltage. The drain current behavior achieved with a modeled parametric analysis is in very good agreement with the experimental drain current measured on fabricated JFET, both in triode and pinch-off regions. This demonstrates the model feasibility as an effective tool to design thin film electronic circuit as a sensor signal amplifier based on a-Si:H p-i-n junction.