薄栅氧化层经时击穿的实验分析及物理模型研究

通过衬底热载流子注入技术,对薄SiO₂层击穿特性进行了研究.与通常的F-N应力实验相比较,热载流子导致的薄栅氧化层击穿显示了不同的击穿特性.通过计算注入到氧化层中的电子能量和硅衬底的电场的关系表明,热电子注入和F-N隧穿的不同可以用氧化层中电子的平均能量来解释.热空穴注入的实验结果表明薄栅氧化层的击穿不仅由注入的空穴数量决定.提出了全新的热载流子增强的薄栅氧化层经时击穿模型 关键词： 薄栅氧化层 经时击穿 衬底热载流子 击穿电荷 模型     

高击穿电压的AlGaN/GaN FP-HEMT研究与分析

就蓝宝石衬底上制备的AlGaN/GaN场板(field plate)HEMT器件、常规HEMT器件性能进行了分析对比.结果证明两种结构的器件直流参数变化不大，但是采用场板后器件的击穿电压从52V提高到了142V.在此基础上利用Sivaco软件对两种器件进行模拟仿真，深入分析了FP对器件击穿电压的影响.     

电压应力下超薄栅氧化层n-MOSFET的击穿特性

研究了90nm工艺下栅氧化层厚度为1.4nm的n-MOSFET的击穿特性，包括V-ramp(斜坡电压)应力下器件栅电流模型和CVS(恒定电压应力)下的TDDB(经时击穿)特性，分析了电压应力下器件的失效和退化机理.发现器件的栅电流不是由单一的隧穿引起，同时还有电子的翻越和渗透.在电压应力下，SiO₂中形成的缺陷不仅降低了SiO₂的势垒高度，而且等效减小了SiO₂的厚度(势垒宽度).另外，每一个缺陷都会形成一个导电通道，这些导电通道的形成增大了栅电流，导致器件性能的退化，同时栅击穿时间变长. 关键词： 超薄栅氧化层 斜坡电压 经时击穿 渗透     

Al2O3介质层厚度对AlGaN/GaN金属氧化物半导体-高电子迁移率晶体管性能的影响

在蓝宝石衬底上采用原子层淀积法制作了三种不同Al₂O₃介质层厚度的绝缘栅高电子迁移率晶体管.通过对三种器件的栅电容、栅泄漏电流、输出和转移特性的测试表明：随着Al₂O₃介质层厚度的增加,器件的栅控能力逐渐减弱,但是其栅泄漏电流明显降低,击穿电压相应提高.通过分析认为薄的绝缘层能够提供大的栅电容,因此其阈值电压较小,但是绝缘性能较差,并不能很好地抑制栅电流的泄漏;其次随着介质厚度的增加,可以对栅极施加更高的正偏压,因此获 关键词： 2O₃')" href="#">Al₂O₃ 金属氧化物半导体-高电子迁移率晶体管 介质层厚度 钝化     

薄栅氧化层中陷阱电荷密度的测量方法

提出了一种测量陷阱电荷密度的实验方法,该方法根据电荷陷落的动态平衡方程,利用恒流应力前后MOS电容高频CV曲线结合恒流应力下栅电压的变化曲线求解陷阱电荷密度及位置等物理量.给出了陷阱电荷密度的解析表达式和相关参数的提取方法和结果.实验表明这种方法方便而且具有较高的精度 关键词： 薄栅氧化膜 经时击穿 恒流应力 陷阱电荷密度     

基于silvaco-TCAD的In0.53Ga0.47As/InP红外探测器的仿真

采用silvaco-TCAD研究In0.53Ga0.47As/InP SAGCM-APD光电探测器,对探测器的结构参数对器件的电场分布、击穿电压和贯穿电压的影响进行仿真分析。研究表明电荷层对器件内部电场起到更好的调节作用,但过高的电荷层面密度会导致APD探测器的击穿电压与贯穿电压之差减小。倍增层厚度的增加使击穿电压先减小后增高,贯穿电压线性增加,同时耗尽层宽度变大,使器件电容减小。当倍增区厚度1 μm、偏压为-5 V时,器件电容密度达到了4.5×10-17 F/μm。反向偏置电压为30 V时,APD探测器在1.31 μm和1.55 μm波长下的响应度分别达到1 A/W和1.1 A/W     

GaN FP-HEMTs中击穿电压与电流崩塌的关系

研究了钝化在抑制电流崩塌的同时，会引起HEMT器件击穿电压的下降.而采用场板结构的AlGaN/GaN场板HEMT器件(FP-HEMT)的击穿电压从46V提高到了148V，表明了场板对提高击穿电压有显著作用(3倍以上).接着，比较了FP-HEMT器件与常规HEMT器件，钝化后HEMT器件在应力前后的电流崩塌程度，得出了采用场板结构比之钝化对器件抑制电流崩塌有更明显作用的结论.从理论上和实验上都表明，采用场板结构能够很好解决提高击穿电压与抑制电流崩塌之间的矛盾. 关键词： GaN 场板 击穿电压 电流崩塌     

基于深亚微米工艺的栅接地NMOS静电放电保护器件衬底电阻模型研究

在考虑了电导率调制效应的情况下对深亚微米静电放电(electrostatic discharge, ESD)保护器件的衬底电阻流控电压源模型进行优化, 并根据轻掺杂体衬底和重掺杂外延型衬底的不同物理机制提出了可根据 版图尺寸调整的精简衬底电阻宏模型, 所建模型准确地预估了不同衬底 结构上源极扩散到衬底接触扩散间距变化对触发电压V_t1的影响. 栅接地n型金属氧化物半导体器件的击穿特性结果表明, 所提出的衬底电阻模 型与实验结果符合良好, 且仿真时间仅为器件仿真软件的7%, 为ESD保护器件版 图优化设计提供了方法支持. 关键词： 栅接地n型金属氧化物半导体器件 静电放电 衬底电阻模型     

具有半绝缘多晶硅完全三维超结横向功率器件

为了突破传统LDMOS (lateral double-diffused MOSFET)器件击穿电压与比导通电阻的硅极限的2.5 次方关系, 降低LDMOS器件的功率损耗, 提高功率集成电路的功率驱动能力, 提出了一种具有半绝缘多晶硅SIPOS (semi-insulating poly silicon)覆盖的完全3 D-RESURF (three-dimensional reduced surface field)新型Super Junction-LDMOS结构(SIPOS SJ-LDMOS). 这种结构利用SIPOS的电场调制作用使SJ-LDMOS的表面电场分布均匀, 将器件单位长度的耐压量提高到19.4 V/μupm; 覆盖于漂移区表面的SIPOS使SJ-LDMOS沿三维方向均受到电场调制, 实现了LDMOS的完全3 D-RESURF效应, 使更高浓度的漂移区完全耗尽而达到高的击穿电压; 当器件开态工作时, 覆盖于薄场氧化层表面的SIPOS的电场作用使SJ-LDMOS的漂移区表面形成多数载流子积累, 器件比导通电阻降低. 利用器件仿真软件ISE分析获得, 当SIPOS SJ-LDMOS的击穿电压为388 V时, 比导通电阻为20.87 mΩ·cm², 相同结构参数条件下, N-buffer SJ-LDMOS的击穿电压为287 V, 比导通电阻为31.14 mΩ·cm²; 一般SJ-LDMOS 的击穿电压仅为180 V, 比导通电阻为71.82 mΩ·cm².     

具有N型缓冲层REBULF Super Junction LDMOS

针对功率集成电路对低损耗LDMOS (lateral double-diffused MOSFET)类器件的要求,在N型缓冲层super junction LDMOS (buffered SJ-LDMOS)结构基础上, 提出了一种具有N型缓冲层的REBULF (reduced BULk field) super junction LDMOS结构. 这种结构不但消除了N沟道SJ-LDMOS由于P型衬底带来的衬底辅助耗尽效应问题, 使super junction的N区和P区电荷完全补偿, 而且同时利用REBULF的部分N型缓冲层电场调制效应, 在表面电场分布中引入新的电场峰而使横向表面电场分布均匀, 提高了器件的击穿电压. 通过优化部分N型埋层的位置和参数, 利用仿真软件ISE分析表明, 新型REBULF SJ-LDMOS 的击穿电压较一般LDMOS提高了49%左右, 较文献提出的buffered SJ-LDMOS结构提高了30%左右. 关键词： lateral double-diffused MOSFET super junction 击穿电压 表面电场     

MOCVD法制备的p-ZnO/n-SiC 异质结器件及其电致发光性能

采用光辅助金属有机化学汽相沉积(PA-MOCVD)法在n-SiC(6H)衬底上制备出As掺杂的p型ZnO薄膜,并制备出相应的p-ZnO:As/n-SiC异质结器件。X射线衍射(XRD)和光致发光(PL)测试表明,ZnO薄膜具有较好的结构和光学特性。电流-电压(I-V)测试结果表明,该型异质结器件具有良好的整流特性,开启电压为5.0 V,反向击穿电压约为-13 V。正向偏压下,器件的电致发光(EL)谱表现出两个分别位于紫外和可见光区域的发光峰,通过和ZnO、SiC的PL谱对照,证实异质结器件的发光峰来源于ZnO侧的辐射复合。     

具有poly-Si$lt;sub$gt;1-$lt;i$gt;x$lt;/i$gt;$lt;/sub$gt;Ge$lt;sub$gt;$lt;i$gt;x$lt;/i$gt;$lt;/sub$gt;栅的应变SiGep型金属氧化物半导体场效应晶体管阈值电压漂移模型研究

针对具有poly-Si_1-xGe_x栅的应变SiGe p型金属氧化物半导体场效应晶体管(PMOSFET), 研究了其垂直电势与电场分布, 建立了考虑栅耗尽的poly-Si_1-xGe_x栅情况下该器件的等效栅氧化层厚度模型, 并利用该模型分析了poly-Si_1-xGe_x栅及应变SiGe层中Ge组分对等效氧化层厚度的影响. 研究了应变SiGe PMOSFET热载流子产生的机理及其对器件性能的影响, 以及引起应变SiGe PMOSFET阈值电压漂移的机理, 并建立了该器件阈值电压漂移模型, 揭示了器件阈值电压漂移随电应力施加时间、栅极电压、poly-Si_1-xGe_x栅及应变SiGe层中Ge组分的变化关系. 并在此基础上进行了实验验证, 在电应力施加10000 s时, 阈值电压漂移0.032 V, 与模拟结果基本一致, 为应变SiGe PMOSFET及相关电路的设计与制造提供了重要的理论与实践基础. 关键词： 应变SiGep型金属氧化物半导体场效应晶体管 1-xGe_x栅')" href="#">poly-Si_1-xGe_x栅 热载流子 阈值电压     

具有高阈值电压和大栅压摆幅的常关型槽栅AlGaN/GaN金属氧化物半导体高电子迁移率晶体管

介绍了一种具有高阈值电压和大栅压摆幅的常关型槽栅AlGaN/GaN金属氧化物半导体高电子迁移率晶体管。采用原子层淀积(ALD)方法实现Al₂O₃栅介质的沉积。槽栅常关型AlGaN/GaN MOS-HEMT的栅长(L_g)为2 μm,栅宽(W_g)为0.9 mm(0.45 mm×2),栅极和源极(L_gs)之间的距离为5 μm,栅极和漏极(L_gd)之间的距离为10 μm。在栅压为－20 V时,槽栅常关型AlGaN/GaN MOS-HEMT的栅漏电仅为0.65 nA。在栅压为+12 V时,槽栅常关型AlGaN/GaN MOS-HEMT的栅漏电为225 nA。器件的栅压摆幅为－20~+12 V。在栅压V_gs=+10 V时,槽栅常关型AlGaN/GaN MOS-HEMT电流和饱和电流密度分别达到了98 mA和108 mA/mm (W_g=0.9 mm), 特征导通电阻为4 mΩ·cm²。槽栅常关型AlGaN/GaN MOS-HEMT的阈值电压为+4.6 V,开启与关断电流比达到了5×10⁸。当V_ds=7 V时,器件的峰值跨导为42 mS/mm (W_g=0.9 mm,V_gs=+10 V)。在V_gs=0 V时,栅漏间距为10 μm的槽栅常关型AlGaN/GaN MOS-HEMT的关断击穿电压为450 V,关断泄露电流为0.025 mA/mm。     

三氯乙烯氧化硅膜推迟破坏性击穿的机理研究

本文对三氯乙烯(TCE)氧化推迟SiO₂膜的破坏性击穿及其机理进行了研究。结果表明,随着TCE流量的增大、处理时间的增加、温度的升高和氧分压的降低,SiO₂膜的击穿电流耐量增大。但过大的TCE流量和过长的处理时间,将使击穿特性变坏。结果还表明,击穿电流耐量的增大与膜内电子陷阱密度的增大有关。文中提出包括三种恶性循环在内的“低势垒点-电场增强”击穿模型,并考虑氧化气氛中的H₂O对击穿特性的影响,引入电子陷阱抑制低势垒点-电场增强的作用,分析T 关键词：     

背栅效应对SOI横向高压器件击穿特性的影响

提出一种SOI基背栅体内场降低BG REBULF(back-gate reduced BULk field)耐压技术. 其机理是背栅电压诱生界面电荷，调制有源区电场分布，降低体内漏端电场，提高体内源端电场，从而突破习用结构的纵向耐压限制，提高器件的击穿电压. 借助二维数值仿真，分析背栅效应对厚膜高压SOI LDMOS (>600V) 击穿特性的影响，在背栅电压为330V时，实现器件击穿电压1020V，较习用结构提高47.83%. 该技术的提出，为600V以上级SOI基高压功率器件和高压集成电路的实现提供了一种新的设计思路. 关键词： SOI 背栅 体内场降低 LDMOS     

超薄栅氧化层n-MOSFET软击穿后的导电机制

研究了恒压应力下超薄栅氧化层n型金属-氧化物-半导体场效应晶体管（n-MOSFET）软击穿 后的导电机制.发现在一定的栅电压V_g范围内，软击穿后的栅电流I_g符合Fowl er-Nordheim隧穿公式，但室温下隧穿势垒_b的平均值仅为0936eV，远小于S i/Si O₂界面的势垒高度315eV.研究表明，软击穿后，处于Si/SiO₂界 面量子化能级上的 电子不隧穿到氧化层的导带，而是隧穿到氧化层内的缺陷带上._b与缺陷带能 级和电 子所处的量子能级相关；高温下，激发态电子对隧穿电流贡献的增大导致_b逐 渐降低. 关键词： 软击穿 栅电流 类Fowler-Nordheim隧穿 超薄栅氧化层     

场板结终端对金刚石SBD内部电场分布及击穿特性的影响

建立了场板结终端对金刚石肖特基势垒二极管(SBD)的数值模拟模型,采用Silvaco软件中的器件仿真工具ATLAS模拟了场板长度L、绝缘层厚度TOX、衬底掺杂浓度NB、场板结构形状对器件内部电场分布以及击穿电压的影响,并对结果进行了物理分析和解释。结果表明:当TOX=0.4μm、NB=1015cm-3、L在0~0.2μm范围内时,击穿电压随着L的增加而增加;L0.2μm后,击穿电压开始下降。当L=0.2μm、NB=1015cm-3、TOX在0.1~0.4μm范围内时,击穿电压随着TOX的增加而增加;TOX0.4μm后,击穿电压开始下降。当L=0.2μm、TOX=0.4μm、NB=1015cm-3时,器件的击穿电压达到最大的1 873 k V。与普通场板结构相比,采用台阶场板可以更加有效地提高器件的击穿电压。     

高效率金属微腔OLEDs性能

以半透明Ag膜为阳极出光面,利用MoO₃作为空穴注入层,在普通玻璃衬底上制备了底发射微腔OLEDs器件,其中微腔由接近全反射厚度为100nm的Al阴极和反射率约为50%左右厚度为22nm的半透明Ag阳极构成,由于采用了有效的空穴和电子注入层MoO₃和LiF,以Alq₃作为发光材料,器件的起亮电压为2.5V,在10V外加电压下正向亮度超过了15000cd/m²,最大电流效率接近6cd/A,大约是制备于ITO玻璃衬底阳极上的常规器件的两倍(3.2cd/A),并研究了光谱窄化以及随观测角度变化的微腔效应。     

Au/(SiO2/Si/SiO2)纳米双势垒/n+-Si结构的电致发光研究

利用射频磁控溅射方法,在n⁺-Si衬底上淀积SiO₂/Si/SiO_{2纳米双势垒单势阱结构,其中Si层厚度为2至4nm,间隔为0.2nm,邻近n⁺-S i衬底的SiO2层厚度固定为1.5nm,另一SiO2层厚度固定为3nm.为了 对比研究,还制备了Si层厚度为零的结构,即SiO2(4.5nm)/n⁺-Si 结构.在经过600℃氮气下退火30min,正面蒸上半透明Au膜,背面也蒸Au作欧姆接触后,所 有样品都在反向偏置(n^＋-Si的电压高于Au电极的电压)下发光,而在正向偏压 下不发光.在一定的反向偏置下,电流和电致发光强度都随Si层厚度的增加而同步振荡,位 相相同.所有样品的电致发光谱都可分解为相对高度不等的中心位于2.26eV(550nm)和1.85eV (670nm)两个高斯型发光峰.分析指出该结构电致发光的机制是：反向偏压下的强电场使Au/( SiO2/Si/SiO2)纳米双势垒/n⁺-Si结构发生了雪崩击穿 ,产生大量的电子-空穴对,它们在纳米SiO2层中的发光中心(缺陷或杂质)上复 合而发光. 关键词： 电致发光 纳米双势垒 高斯型发光峰 雪崩击穿}     

高压双扩散漏端MOS晶体管双峰衬底电流的形成机理及其影响

利用0.15μm标准CMOS工艺制造出了工作电压为30V的双扩散漏端MOS晶体管(double diffused drain MOS, DDDMOS).观察到DDDMOS的衬底电流-栅压曲线(I_b-V_g曲线)有两个峰.通过实验和TCAD模拟揭示了DDDMOS衬底电流的形成机理,发现衬底电流第一个峰的成因与传统MOS器件相同;第二个峰来自于发生在漂移区远离沟道一侧高场区的碰撞离化电流.通过求解泊松方程和电流连续性方程,分析了器件的物理和几何参数对导致衬底电流重新上升的漂移区电场的影响.在分析了DDDMOS衬底电流的第二个峰形成机理的基础上,考察了其对器件的可靠性的影响. 关键词： 高压器件 衬底电流 可靠性