旋涂速度对制备P3HT有机场效应晶体管性能的影响（英文）

采用溶液化的方法制备了以PMMA为绝缘层、P3HT为有源层的有机场效应晶体管。研究了P3HT有源层和PMMA绝缘层的旋涂速度对器件性能的影响。实验结果表明,当P3HT和PMMA的旋涂速度均为2 000 r/min时,器件的性能最佳。峰值场效应迁移率为6.84×10-2cm2·V-1·s-1。结果表明,选择适当的旋涂速度是一种有效提高溶液化制备有机场效应晶体管性能的方法。     

PVA栅绝缘层浓度对P3HT有机场效应晶体管性能的影响

采用溶液制备法制备了用PVA作为绝缘层、P3HT作为有源层的有机场效应晶体管,,研究了不同浓度PVA栅绝缘层对器件性能的影响。实验结果显示,以质量分数为8%的PVA溶液制备的栅绝缘层具有最好的性能,器件的场效应迁移率为0.31 cm²·V^-1·s^-1,阈值电压为-6 V。进一步分析了PVA栅绝缘层浓度对器件性能提高的原因,结果表明,对于制备溶液化的有机场效应晶体管,选取合适的PVA栅绝缘层浓度非常重要。     

Ta2O5-PMMA复合栅绝缘层对OFETs性能的影响

选用五氧化二钽（Ta₂O₅）-聚甲基丙烯酸甲酯（PMMA）复合材料作为栅绝缘层制备了并五苯有机场效应晶体管（OFETs）。通过在Ta₂O₅表面旋涂一层PMMA可以降低栅绝缘层的表面粗糙度,增大其场效应晶体管的迁移率。研究了厚度在20~60 nm范围内的PMMA对复合绝缘层表面形貌、粗糙度以及器件电学性能的影响。结果表明,当PMMA厚度为40 nm时,器件的电学性能最佳。与单一的Ta₂O₅栅绝缘层器件相比,其场效迁移率由4.2×10^-2 cm²/（V·s）提高到0.31 cm²/（V·s）;栅电压增加到-20 V时,开关电流比由2.9×10²增大到2.9×10⁵。     

柔性有机场效应晶体管研究进展

柔性有机场效应晶体管具有可折叠、质量轻、低成本等优点,在柔性显示、柔性传感器、柔性射频标签和柔性集成电路等方面显示了广阔的应用前景.本文在介绍柔性有机场效应 晶体管最新研究进展的基础上, 总结了柔性有机场效应晶体管的器件结构和柔性有机场效应晶体管所使用的衬底材料、 栅绝缘层材料、有源层材料及电极材料, 阐述了柔性有机场效应晶体管的制备工艺, 并讨论了不同的弯曲方式对柔性有机场效应晶体管性能的影响, 最后总结和展望了柔性有机场效应晶体管的应用领域. 关键词： 柔性 晶体管 有机/聚合物 溶液加工     

基于聚合物共混的有机场效应晶体管光电性能研究

采用聚合物共混的方法制备了体异质结薄膜,将其作为光敏半导体层制备了有机场效应光晶体管.利用原子力显微镜表征了共混薄膜的分相情况,探究了器件提高激子解离效率的机理,并对比了聚合物共混前后有机场效应晶体管的光电性能变化和相分离情况.结果表明：制备的聚合物共混光晶体管在微弱光线条件下(0.038 mW/cm²,808 nm)具有较高的光敏性(为10⁶).通过共混聚合物半导体材料制备体异质结薄膜可以有效地提高激子解离的效率,通过双层绝缘层能进一步降低光晶体管的暗电流,从而提高器件的光敏性.     

Ta_2O_5-PMMA复合栅绝缘层对OFETs性能的影响（英文）

选用五氧化二钽(Ta_2O_5)-聚甲基丙烯酸甲酯(PMMA)复合材料作为栅绝缘层制备了并五苯有机场效应晶体管(OFETs)。通过在Ta_2O_5表面旋涂一层PMMA可以降低栅绝缘层的表面粗糙度,增大其场效应晶体管的迁移率。研究了厚度在20~60 nm范围内的PMMA对复合绝缘层表面形貌、粗糙度以及器件电学性能的影响。结果表明,当PMMA厚度为40 nm时,器件的电学性能最佳。与单一的Ta_2O_5栅绝缘层器件相比,其场效迁移率由4.2×10~(-2)cm~2/(V·s)提高到0.31 cm~2/(V·s);栅电压增加到-20 V时,开关电流比由2.9×10~2增大到2.9×10~5。     

基于蛋清栅绝缘层的高性能C_(60)有机场效应晶体管(英文)

采用生物材料(蛋清)作为栅绝缘层制备了基于C60为有源层的有机场效应晶体管。器件展现出了合理的电学特性,场效应迁移率和阈值电压分别为2.59 cm2·V-1·s-1和1.25 V。有机场效应晶体管展现良好性能的原因是蛋清具有较高的介电常数及热退火后形成的光滑表面形貌。实验结果表明,对于制备有机场效应晶体管来说,蛋清是一种有前途的绝缘层材料。     

超薄EuF3电极修饰层对有机场效应晶体管性能的提升

采用EuF₃薄层修饰低功函数金属Ag源、漏电极,制备了CuPc有机场效应晶体管,研究了不同厚度EuF₃对器件性能的影响。结果表明,EuF₃的厚度由0 nm增至0.6 nm时,接触电阻由23.65×10⁵ Ω·cm减 至3.86×10⁵ Ω·cm,使得器件载流子迁移率由1.5×10^-3 cm²·V^-1·s^-1提高到4.65×10^-3 cm²·V^-1·s^-1。 UPS测试结果表明,薄层EuF₃在Ag与有机半导体间形成了界面偶极势垒,使源漏电极表面功函数增大,空穴注入势垒降低,Ag电极与有机半导体层界面的接触电阻减小,进而提升了空穴的注入效率。     

N2O Plasma表面处理对SiNx基IGZO-TFT性能的影响

采用N₂O plasma处理SiN_x薄膜作为绝缘层,以室温下沉积的铟镓锌氧化物(IGZO)作为有源层制备了 IGZO薄膜晶体管。与常规的IGZO-TFT相比,N₂O plasma处理过的IGZO-TFT的迁移率由原来的4.5 cm²·V^-1·s^-1增 加至8.1 cm²·V^-1·s^-1,阈值电压由原来的11.5 V减小至3.2 V,亚阈值摆由原来的1.25 V/decade减小至0.9 V/decade。采用C-V方法计算了两种器件的陷阱态,结果发现N₂O plasma处理过的IGZO-TFT的陷阱态明显小于普通的IGZO-TFT的陷阱态,表明N₂O plasma处理SiN_x绝缘层是一种改善IGZO-TFT器件性能的有效方法。     

非溶剂掺杂完善自组织机理提升高度区域规则的(3-己基噻吩)有机场效应晶体管器件性能的研究

为了保证在低温加工及溶液制备的情况下,能够提升高度区域规则的聚(3-己基噻吩) (RR-P3HT)有机场效应晶体管(OFET)的器件性能,本文研究了室温下乙醇及乙腈非溶剂的掺杂,及其对高分子自组织机理与导致的RR-P3HT OFET电学性能的影响.实验发现,适量进行乙醇及乙腈非溶剂的掺杂,将促进RR-P3HT薄膜形成更多期望的微晶粒薄片结构,完善高分子自组织机理,导致RR-P3HT OFET电学性能的提升.实验表明,在RR-P3HT溶液中进行5 %乙腈添加后,其器件场效应迁移率的值由原来的4.04×10< 关键词： 高度区域规则的聚(3-己基噻吩)有机场效应晶体管 非溶剂掺杂 自组织机理 场效应迁移率     

非晶铟镓锌氧薄膜晶体管钼/铜源漏电极的研究

针对非晶铟镓锌氧薄膜晶体管（a-IGZO TFT）的钼/铜源漏电极开展研究。实验证明,单层Mo源漏电极与栅绝缘层之间的粘附性好、表面粗糙度较小、电阻率较大,而单层Cu源漏电极与栅绝缘层之间的结合性差且Cu原子扩散问题严重、表面粗糙度较大、电阻率较小。为了实现优势互补,我们设计了双层Mo（20 nm）/Cu（80 nm）源漏电极,并采用优化工艺制备了包含该电极结构的a-IGZO TFT。器件具有良好的电学特性,场效应迁移率为 8.33 cm²·V^-1·s^-1, 阈值电压为6.0 V,亚阈值摆幅为2.0 V/dec,开关比为 1.3×10⁷,证明了双层Mo/Cu源漏电极的可行性和实用性。     

Electrical characteristics of top contact pentacene organic thin film transistors with SiO<Subscript>2</Subscript> and poly(methyl methacrylate) as gate dielectrics

Organic thin film transistors (OTFTs) were fabricated using pentacene as the active layer with two different gate dielectrics, namely SiO₂ and poly(methyl methacrylate) (PMMA), in top contact geometry for comparative studies. OTFTs with SiO₂ as dielectric and gold deposited on the rough side of highly doped silicon (n⁺-Si) as gate electrode exhibited reasonable field effect mobilities. To deal with poor stability and large leakage currents between source/drain and gate electrodes in these devices, isolated OTFTs with reduced source/drain contact area were fabricated by selective deposition of pentacene on SiO₂/PMMA through shadow mask. This led to almost negligible leakage currents and no degradation in electrical performance even after 14 days of storage under ambient conditions. But, the field effect mobilities obtained were lower than 10⁻³ cm² V⁻¹ s⁻¹, whereas by using PMMA as gate dielectric with chromium deposited on the polished side of n⁺-Si as gate electrode, improved field effect mobilities (>0.02 cm² V⁻¹ s⁻¹) were obtained. PMMA-based OTFTs also exhibited lower leakage currents and reproducible output characteristics even after 30 days of storage under ambient conditions.      

沟道层厚度对室温制备的In2O3薄膜晶体管器件性能的影响

在室温下采用直流磁控溅射以SiO₂/Si为衬底制备了不同沟道层厚度的底栅式In₂O₃薄膜晶体管,讨论了沟道层厚度对底栅In₂O₃薄膜晶体管的电学性能的影响。实验结果表明:器件的特性与沟道层厚度有关,最优沟道层厚度的In₂O₃薄膜晶体管为增强型,其阈值电压为2.5 V,开关电流比约为10⁶,场效应迁移率为6.2 cm²·V^-1·s^-1。     

Electronic transport properties of silicon junctionless nanowire transistors fabricated by femtosecond laser direct writing

Silicon junctionless nanowire transistor(JNT) is fabricated by femtosecond laser direct writing on a heavily n-doped SOI substrate.The performances of the transistor,i.e.,current drive,threshold voltage,subthreshold swing(SS),and electron mobility are evaluated.The device shows good gate control ability and low-temperature instability in a temperature range from 10 K to 300 K.The drain currents increasing by steps with the gate voltage are clearly observed from 10 K to50 K,which is attributed to the electron transport through one-dimensional(1D) subbands formed in the nanowire.Besides,the device exhibits a better low-field electron mobility of 290 cm~2·V~(-1)·s~(-1),implying that the silicon nanowires fabricated by femtosecond laser have good electrical properties.This approach provides a potential application for nanoscale device patterning.     

铟锌氧化物薄膜晶体管局域态分布的提取方法

本文针对铟锌氧化物薄膜晶体管(IZO TFT)的低频噪声特性与变频电容-电压特性展开试验研究,基于上述特性对有源层内局域态密度及其在禁带中的分布进行参数提取.首先,基于IZO TFT的亚阈区I-V特性提取器件表面势随栅源电压的变化关系.基于载流子数随机涨落模型,在考虑有源层内缺陷态俘获/释放载流子效应基础上,通过γ因子提取深能态陷阱的特征温度;基于沟道电流噪声功率谱密度及平带电压噪声功率谱密度的测量,提取IZO TFT有源层内局域态密度及其分布.试验结果表明,带尾态缺陷在禁带内随能量呈e指数变化趋势,其导带底密度N1TA约为3.42×10~(20)cm~(-3)·eV-,特征温度TTA约为135 K.随后,将C-V特性与线性区I-V特性相结合,对栅端寄生电阻、漏端寄生电阻、源端寄生电阻进行提取与分离.在考虑有源层内局域态所俘获电荷与自由载流子的情况下,基于变频C-V特性对IZO TFT有源层内局域态分布进行参数提取.试验结果表明,深能态与带尾态在禁带内随能量均呈e指数变化趋势,深能态在导带底密度NDA约为5.4×10~(15)cm~(-3)·eV~(-1),特征温度TDA约为711 K,而带尾态在导带底密度NTA约为1.99×10~(20)cm~(-3)·eV~(-1),特征温度TTA约为183 K.最后,对以上两种局域态提取方法进行对比与分析.     

Photo-Fries-based photosensitive polymeric interlayers for patterned organic devices

This work reports on the investigation of the photosensitive polymer poly(diphenyl bicyclo[2.2.1]hept-5-ene-2,3-dicarboxylate) (PPNB), which undergoes the photo-Fries rearrangement upon illumination with UV-light, used as interfacial layers in organic electronic devices. Two cases were investigated: the use of a blend of PPNB with poly-vinylcarbazole (PVK) as an interlayer in para-sexiphenyl (PSP) based organic light emitting diodes (OLEDs) and the use of PPNB as gate dielectric layer in organic field effect transistors (OFETs). The photo-Fries rearrangement reaction causes a change of the polymer chemical structure resulting in a change of its physical and chemical properties. The electroluminescence spectra and emission of the PSP OLEDs are not affected when fabricated with a non-UV-illuminated PPNB:PVK blend. However, the electroluminescence is totally quenched in those OLEDs fabricated with UV-illuminated PPNB:PVK blend. Although the dielectric constant of PPNB increases upon UV-treatment, it is demonstrated that those OFETs built with UV-treated PPNB as gate dielectric have lower performance than those OFETs built with non-UV-treated PPNB. Furthermore, the effect of the UV-illumination of PPNB and PPNB:PVK blend on the growth of the small molecules C₆₀ and PSP has been studied by atomic force microscopy. Using photolithography, this kind of photochemistry can be performed to spatially control and tune the optical and electrical performance of organic electronic devices.     

LaTiO高k栅介质Ge MOS电容电特性及Ti含量优化

采用共反应溅射法将Ti添加到La_2O_3中,制备了LaTiO/Ge金属-氧化物-半导体电容,并就Ti含量对器件电特性的影响进行了仔细研究.由于Ti-基氧化物具有极高的介电常数,LaTiO栅介质能够获得高k值;然而由于界面/近界面缺陷随着Ti含量的升高而增加,添加Ti使界面质量恶化,进而使栅极漏电流增大、器件可靠性降低.因此,为了在器件电特性之间实现协调,对Ti含量进行优化显得尤为重要.就所研究的Ti/La_2O_3比率而言,18.4%的Ti/La_2O_3比率最合适.该比率导致器件呈现出高k值(22.7)、低D_(it)(5.5×10~(11)eV~(-1)·cm~(-2))、可接受的J_g(V_g=1V,J_g=7.1×10~(-3)A·cm~(-2))和良好的器件可靠性.