全固态电感储能形成线纳秒短脉冲功率调制器北大核心CSCD

全固态电感储能型脉冲形成线调制器是实现高重复频率、电压高增益和短脉冲输出的一种全新方案。但开关非理想的动态特性和传输线固定的物理空间尺寸限制,难以实现高压短脉冲的产生和调控。为解决上述难题,通过电磁场分析建立了碳化硅场效应器件开关驱动模型,发现高速驱动和开关器件低寄生参数能有效改善开关动态特性,提出了板上高速开关及驱动集成设计解决方案。基于波过程分析和多开关时序逻辑控制理论,提出多开关削波电路拓扑方法和主动负载阻抗调制技术。实验结果表明,该调制器可产生上升时间2.1 ns,下降时间3.5 ns,脉冲宽度5.1 ns的方波短脉冲,并且脉冲宽度5~20 ns连续可调。10级叠加后验证了调整器高压能力,初级储能充电电压25 V时,电压增益可达336倍,重复频率200 kHz。     

多组多路输出100 kV快前沿电脉冲触发系统

 在多路并联运行的电容储能型脉冲功率源中,为实现初级储能气体开关和脉冲形成主开关的同步,需要多组延时可调、每组多路输出的快前沿高电压脉冲来分别触发,为此研制了一套快响应低抖动100 kV快前沿电脉冲触发系统。该系统由同步机DG535和多组电脉冲放大单元组成,各组放大单元输出脉冲的延迟时间可调,延时步长由DG535设定,每组最短延时时间约为305 ns,抖动2 ns,可同时输出多路触发脉冲,在高阻负载上幅值可达180 kV,当输出信号为4路时,上升时间10 ns,当输出信号为8路时,上升时间15 ns。     

高精度多路脉冲延时技术

针对全固态直线变压器驱动源(LTD)中大规模开关同步触发的需求,设计了一款基于ZYNQ-7000 SoC平台的全数字多路脉冲延时系统。介绍了该系统各功能模块,并重点从时间数字转换器(TDC)、多路脉冲输出及ARM核控制三个模块进行分析设计。详细阐述了TDC模块抽头延时法原理及高精度进位链的构造;采用粗延时和细延时结合设计多路脉冲输出模块,有效提高信号的延时精度和范围,且模块化设计提高了通道数目的可扩展性;阐述ARM核控制流程,实现了响应快、稳定性高的控制。最后对系统进行了仿真验证,固化后在器件上进行了实测。实验结果表明,系统能够对外部触发信号实现多路延时输出,信号脉冲宽度1200 ns,幅值1.8 V,延时步进1 ns,延时调节范围0～4.29 s,输出误差低于1 ns。     

基于半桥结构的双极性脉冲电源的研究

为了满足脉冲电场消融的应用需求,解决单极性脉冲电场分布不均匀的问题,研制了一台基于半桥结构的主电路、具有纳秒级前沿的高重复频率双极性亚微秒高压脉冲电源。该脉冲电源由FPGA提供控制信号,经过驱动芯片放大控制信号后,利用光耦隔离驱动多个SiC MOSFET。驱动电路所需元器件较少,信号控制时序简单,可提供负压偏置,使开关管可靠关断,提高了电路的抗电磁干扰能力,使电源能稳定运行。通过电阻负载实验,对比分析了不同栅极电阻对驱动电压的影响,驱动电压上升沿时间越短对应的双极性高压脉冲前沿越快。实验结果表明：所设计的高频双极性脉冲电源在100Ω纯阻性负载上能够稳定产生重复频率双极性纳秒脉冲,输出电压0～±4 kV可调,脉宽0.2～1.0μs可调,正负脉冲相间延时0～1 ms可调,上升沿和下降沿60～150 ns之间。该双极性脉冲电源电路设计结构紧凑,能满足应用的参数需求。     

BEPCII直线加速器数字延时触发器的设计与实现

针对北京正负电子对撞机II期(BEPC II)直线加速器升级改造过程中束流位置探测器(BPM)电子学对外部触发信号的需求,设计了一台高精度延时控制、上升时间短和参数灵活调节的数字延时触发器。采用FPGA(现场可编程门阵列)作为主控制器展开设计,重点介绍了基于FPGA的边沿检测模块和多通道延时处理模块的设计与仿真,描述了FPGA和驱动电路的设计方案以及在直线加速器上的应用。经测试,延时可调范围4 ns^4μs,最小步进4 ns,步进误差0.125%;上升时间2 ns,延时抖动135.4 ps。     

激光引信可调高频窄脉冲驱动电源设计

针对激光近炸引信周向探测系统中高发射频率和高精度的难点问题,设计了激光引信可调高频窄脉冲驱动电源.通过对激光引信周向探测系统的介绍以及激光驱动电源放电回路建模与理论分析,应用FPGA中PLL锁相环及相移倍频法提高计时时钟频率,实现可调高频脉冲触发信号,并经过高速整形电路与衰减电路控制信号幅值.运用场效应晶体管驱动器加速MOSFET管的导通,在电路中产生瞬时大电流.加工制作PCB板进行实验验证,实验结果表明:脉冲激光发射频率在0~30kHz可调,脉冲上升沿时间为10ns,脉宽20~40ns可调,激光峰值功率达到69.8 W.本设计可为激光近炸引信脉冲驱动电源设计提供参考.     

基于FPGA的高速电光选通系统设计

介绍了一种获取高速调制电信号的新方法－基于FPGA的高速电光选通系统.此系统分为选通脉冲和高压调控两个模块.选通脉冲模块由高速信号放大、FPGA延时、可控延迟传输线三个部分组成.利用FPGA高密度、高可靠性、可反复擦写和可以现场编程、灵活调制的特点,将整个系统的主要控制部分集成在FPGA中,并将延时分为数字延时和模拟延时两部分.然后利用FPGA实现数字延时,可控延时线实现模拟延时.经试验检测,高压部分可以产生重复频率1 Hz~1 kHz,步进1 Hz,延时范围为0~1 μs,步进为1 ns,幅度为8 000 V,前沿和后沿小于10 ns,抖动小于1 ns的高压矩形电脉冲,从而满足各种电光调制系统中的需要.     

超声相控阵控制、采集与全并行处理系统设计

针对超声相控阵检测系统工作环境较为恶劣、延时发射电路复杂、多路信号的采集难以单板实现以及多路信号处理实时性差等问题,提出了一种基于CPCI总线和FPGA的超声相控阵控制、采集与全并行处理系统的设计。本设计采用CPCI总线架构,可以在高尘、高冲击负荷等恶劣环境下工作,采用带高速串行LVDS接口的ADS445与XC5VSX95T相组合的方式来实现单板16路信号的高速信号采集和全并行处理,采用XC5VSX95T中的高速计数器来实现2ns的高精度延时发射,还提供了功能强大的主控软件便于用户操作。分析结果表明,多路AD+FPGA的硬件结构特别适合相控阵系统。实测结果表明,本系统可以较好地对钢管的缺陷进行实时检测和A扫与B扫成像。     

一种基于光纤阵列的高速电光开关系统

提出了一种基于光纤阵列的新型电光开关,设计了高速电光选通电路.经实验测得,高压选通电路可获得电压幅度6 000 V可调,前、后沿小于30 ns,触发晃动小于1 ns,脉冲宽度为100 ns可调的高压矩形脉冲.用小口径电光晶体实现了大的通光口径、快的开关速度的惯性约束核聚变驱动系统光开关.选出了在100 ns标称开关速度内所关心的光信息,满足了惯性约束核聚变驱动系统中大的通光口径和均匀性的要求.     

一种基于光纤阵列的高速电光开关系统

提出了一种基于光纤阵列的新型电光开关,设计了高速电光选通电路.经实验测得,高压选通电路可获得电压幅度6 000 V可调,前、后沿小于30 ns,触发晃动小于1 ns,脉冲宽度为100 ns可调的高压矩形脉冲.用小口径电光晶体实现了大的通光口径、快的开关速度的惯性约束核聚变驱动系统光开关.选出了在100 ns标称开关速度内所关心的光信息,满足了惯性约束核聚变驱动系统中大的通光口径和均匀性的要求.     

基于FPGA和ADS8638的数据采集系统的设计与实现

为了解决常用数据采集产品体积较大的问题,选用一种体积小,转换速度快的多通道AD转换芯片ADS8638,设计了FPGA与芯片间的接口电路,并采用verilog语言编写了控制程序,以控制ADS8638芯片对各通道输入的模拟量进行AD转换。通过软件仿真验证、静态时序分析,仿真和分析结果表明,该软件功能、性能、时序正确。最后,将软件经过综合、布局布线后下载到ACTEL FPGA芯片中进行硬件系统测试,测试结果表明,本技术方案设计合理,功能可靠,降低了常用数据采集系统的体积和功耗,具有良好的实用价值。     

基于现场可编程门阵列的加速器同步控制器设计

针对加速器驱动次临界系统(ADS)注入器Ⅱ的控制中对于同步触发信号的要求,设计了基于现场可编程门阵列(FPGA)的高精度同步控制器,它能为加速器设备提供同步工作所需的脉冲信号。控制器采用粗延时结合精延时的方式,FPGA实现粗延时,专用延时芯片实现精延时,提高了延时精度,同时增大了延时、脉宽及周期的调节范围。测试结果表明,该控制器输出脉冲的最小延时步距为0.25ns,延时、脉宽及周期调节范围为1μs~2s,周期抖动的标准偏差为70ps。该控制器输出信号满足要求,程序界面操作简便,通过串口RS-422远程控制稳定可靠。     

基于GPS/BD的高精度授时关键技术研究*

Aim at the problem that the precision of the past satellite communication terminal system isn't high, designed a system that can provide accurate and standard PPS and timing information for the testing instrument of precision time, used the idea of high-stability GPS system and high-reliability BD system to design a dual-model redundance system, FPGA and DSP are used as a central control core, combined the key technology of undamaged dual-model timing, the placeholder optimization of BNC and optimizing of PPS model, provided a unified time standard for all kinds of ground testing control equipments to ensure the high-precision synchronization on time among testing control equipments. Testing results show that this system can provide 20ns PPS of the average accuracy for time interval measuring instrument, and the reliability is high.     

基于PCI-E总线的北斗导航授时卡Linux驱动设计

为提高Linux系统时间的精确度,设计了PCI-Express接口的北斗授时卡以及驱动程序。简要介绍了授时卡硬件和Linux系统设备驱动程序设计,包括驱动的编译、加载,同时利用图形界面开发工具GTK 编写授时测试软件。试验结果证明：在Ubuntu kylin系统平台下授时测试软件运行稳定、界面简洁,且授时精度达到100纳秒。     

一种改进式TAC的高精度时间间隔测量系统的实现

设计了一种基于改进式时间-幅度转换器(Time-Amplitude Converter, TAC)的高精度时间间隔测量系统。该系统采用集成运放设计TAC中的电流可控的恒流源,并对TAC内部的积分控制部分加入宽带直流放大电路,来提高时间间隔测量的精确度;采用高精度的模数转换器采样TAC的输出,实现高精度时间间隔测量中的模拟到数字的转换;采用现场可编程逻辑门阵列(Field Programmable Gate Array, FPGA)完成系统软件设计,实现对TAC的控制。通过变换TAC的采样电阻的阻值,使恒流源输出不同的电流对电容进行充电,从而使TAC的输出电压满足高精度模数转换器(Analog-Digital Converter,ADC)采集电压的要求。实验表明,在测量时间范围为1us,800ns,400ns,200ns时,该系统的时间间隔测量的最小时间精度为400皮秒。     

Beam transport experiment with a new kicker control system on the HIRFL

A kicker control system is used for beam extraction and injection between two cooling storage rings(CSRs) at the Heavy Ion Research Facility in Lanzhou(HIRFL). To meet the requirements of special physics experiments, the kicker controller has been upgraded, with a new controller designed based on ARM+DSP+FPGA technology and monolithic circuit architecture, which can achieve a precision time delay of 2.5 ns. In September2014, the new kicker control system was installed in the kicker field, and the test experiment using the system was completed. In addition, a pre-trigger signal was provided by the controller, which was designed to synchronize the beam diagnostic system and physics experiments. Experimental results indicate that the phenomena of "missed kick"and "inefficient kick" were not observed, and the multichannel trigger signal delay could be adjusted individually for kick power supplies in digitization; thus, the beam transport efficiency was improved compared with that of the original system. The fast extraction and injection experiment was successfully completed based on the new kicker control systems for HIRFL.     

基于FPGA的MDDI数据处理电路实现

介绍了一种基于FPGA的MDDI(mobile display digital interface)数据处理电路设计;基于单片集成AM-OLED驱动控制芯片的设计需求以及并行数据总线在移动显示设备上存在的不足,设计了MDDI数据处理电路;MDDI作为一种高速串行移动显示数字接口标准,具有连线数量少,信号传输可靠性高,低功耗等特点,广泛应用于移动显示终端领域;所设计的MDDI Type2主端数据处理电路采用两级状态机控制内部电路,主状态机用于控制从状态机的状态切换,从状态机则用于实现MDDI数据的生成;通过加入可配置寄存器,实现对数据包生成和接口模式的控制;采用Verilog语言编写RTL级代码实现MDDI Type2数据处理电路软核;使用Xilinx工具综合的结果表明,该数据处理电路能够支持480-RGB×320、26万色的AM-OLED显示屏,数据传输速率可达180 Mbps,其性能指标满足系统设计要求。     

基于FPGA的高强度聚焦超声相位控制系统设计*

多阵元相控阵换能器具有焦距可调和可实现经颅聚焦等优势,近来受到众多研究者的关注,其相位控制系统是决定多阵元相控换能器能否应用于临床的关键技术之一。在输出信号稳定的同时提高高强度聚焦超声相位控制系统精度是设计过程中的重点与难点。本文基于现场可编程门阵列设计了一种高强度聚焦超声相位控制系统。实测结果表明,多通道延时分辨率为1 ns,延时误差小于1 ns,可满足多阵元高强度聚焦超声治疗相控聚焦换能器延时精度的需要。