BEPCII直线加速器数字延时触发器的设计与实现

针对北京正负电子对撞机II期(BEPC II)直线加速器升级改造过程中束流位置探测器(BPM)电子学对外部触发信号的需求,设计了一台高精度延时控制、上升时间短和参数灵活调节的数字延时触发器。采用FPGA(现场可编程门阵列)作为主控制器展开设计,重点介绍了基于FPGA的边沿检测模块和多通道延时处理模块的设计与仿真,描述了FPGA和驱动电路的设计方案以及在直线加速器上的应用。经测试,延时可调范围4 ns^4μs,最小步进4 ns,步进误差0.125%;上升时间2 ns,延时抖动135.4 ps。     

数字束流位置探测器通道自动增益校准方法的研究与实现

在现有硬件基础上,基于BPM测量准确度的需求,在自制的电子学FPGA芯片内,通过Verilog语言实现了一种数字BPM采样数据增益自动校准的设计。首先介绍了自动增益校准模块的系统总体设计;然后对模块的实现方法做了详细说明,设计并搭建了ADC数据自动增益校准测试平台以验证自动增益较准模块的功能;最后介绍了该设计在BPM通道标定中的应用。实验结果表明,该方法可以实现4通道增益一致,使ADC采样后的数据幅度相同,有效解决了由通道增益不一致引起的测量偏差,以及工程应用中ADC数据幅度校准工作量大且难于操作的问题,将在BPM系统通道自动标定中发挥重要作用。     

基于BEPCⅡ数据的数字束流位置测量器算法离线分析

介绍了数字BPM算法的原理和架构,并基于高能物理研究所自制的数字BPM硬件平台获取了BEPC Ⅱ束流流强为600 mA条件下的ADC采样数据。然后在MATLAB环境中设计了NCO模块、CIC滤波器、FIR滤波器以及BEPC Ⅱ束流逐圈位置数据计算模块,并给出了各模块的具体设计参数。最后通过实际ADC数据对各算法模块进行检验,给出了各模块处理后的频域分析结果,并得到了实际束流下水平方向和垂直方向上的逐圈位置分辨率分别为4.55 μm和4.28 μm,为FPGA在线算法的实现与优化提供了可靠的理论依据。