基于DM8168的小型机载视频记录仪设计

针对飞行器搭载相机视频存储和传输的需求,设计了一种基于异构多核处理器DM8168的小型机载视频记录仪。首先,基于DM8168和FPGA处理器设计小型化低功耗的硬件系统;接着,基于McFW软件架构设计视频采集编码的数据流,充分发挥DM8168多核体系结构的优势,实现两路1080P60视频的采集,并且对每路视频分别进行主次码流的H.264编码;最后,采用GPMC总线,将视频码流传输到FPGA处理器,以实现本地视频存储和远程视频传输。本记录仪体积小功耗低、记录时间长、视频传输时延小,能够很好地满足飞行器多路视频记录的需求。     

基于FPGA的四轴飞行控制器的硬件系统设计

为提高四轴飞行器的数据采集与数据处理能力,降低四轴飞行器的功耗,研制了一种基于FPGA的四轴飞行控制器。飞行控制器以NIOS II处理器为控制核心,结合嵌入的SPI、I2C、UART等IP核实现了数据的实时采集与快速处理,并提出并行处理PPM解码和编码、超声波检测与控制、蜂鸣器控制的设计方案,利用VerilogHDL语言在FPGA上设计了这些并行处理功能模块,这些功能模块通过PIO核与NIOS II处理器连接,能够自主完成所规定的处理功能。经过多次飞行测试,四轴飞行器能够稳定的起飞和降落,快速的飞行,转弯,上升和下降,也能够避开障碍物,验证了四轴飞行控制器功能稳定,功耗较低,已达到设计的要求。     

基于OpenFlow协议的光与IP网络统一控制架构的研究(英文)

软件定义网络是近几年才提出的基于集中式控制技术的新型网络架构.本文提出了一个基于软件定义网路为网络中的OpenFlow协议异构网络跨域的统一控制架构.此架构在实现对物理层光交换节点与电交换节点统一控制的基础上,以最小化减小运营商损失的同时最大化保留IP网路与光网络自身的优势为目的,利用SDN实现多域中数据中心服务的统一控制与分配,最大化保留了IP网络无连接交换以及光网络大容量高速率的优势.     

基于多核的车牌识别的架构实现

多核技术是现在提高芯片性能的主要方法。区别于传统以PC和DSP为核心的车牌识别系统,以FPGA为核心,利用SOPC技术构建了车牌识别多核处理器。给出了一种基于多核的车牌识别架构,在该多核处理器中,以3个Nios II 软核为主要处理器核处理车牌定位、字符特征识别提取及识别等处理,同时构建硬件加速器作为协处理器处理图像增强、边缘检测和膨胀、腐蚀等数学形态学处理。在CQ片上路由器基础上,构建了NOC用以实现片上多核通信。另外,为了保证路由器与多处理器核之间的快速、并行通信,加入了数据驱动模块。整个系统在Altera Cyclone IV FPGA上实现了车牌的识别。这种片上系统设计方法具有硬件设计灵活,可扩展性强等优点,能有效地降低系统软硬件设计的难度,缩短开发周期,并提高设计的可靠性。     

新型航天器电气综合一体化架构研究

随着电子技术的发展,电子元器件的体积越来越小,处理器的运算能力越来越强,存储器的容量越来越大,总线的传输速率越来越高,电子设备的集成度越来越高,成本越来越低。在这样的背景下,航天器电气综合系统设计理念也在与时俱进,为降低电气系统体积重量和功耗,以提高航天器的任务能力,同时为加快研制进度,降低研制成本,迫切需要开展新型航天器电气综合一体化架构研究,这篇文章主要对比国外航空航天领域飞行器先进电气综合系统架构,分析了目前国内航天器电气系统综合设计中存在的缺陷和弊端,结合我国未来新型航天器对电气综合系统的需求,提出了我国新一代航天器电气综合系统一体化设计的基本原则,并对系统软硬件体系架构及具体的功能实现方式进行了初步的设想。     

众核处理架构在水下航行器相位编码脉冲回波检测中的应用

针对宽带编码脉冲、多输入多输出等新型目标探测体制发展带来的运算量和数据存储需求剧增的问题,根据水下航行器相位编码脉冲回波检测算法的数据级并行特点,提出应用图形处理器(Graphics Processing Unit,GPU)众核处理架构,并从任务分配策略、数据处理流程、GPU硬件资源利用率和存储器访问等角度考虑,设计了算法在GPU上的并行实现框架。利用湖试数据测试了桌面级GPU平台、嵌入式GPU平台与基于多核数字信号处理器(Digital Signal Processor,DSP)的传统航行器信号处理平台的性能,与多核DSP平台相比,嵌入式GPU平台在功耗、运算性能等方面更有优势。研究结果表明采用嵌入式GPU平台可大幅提升每瓦特性能指标并简化系统设计,能满足新型航行器探测系统大数据量、低功耗和实时性的应用需求。      

多核DSP在无人平台探测声纳中的应用研究

在信息技术日益成熟的今天,无人平台在军事和民用领域都扮演着越来越重要的角色。水下无人航行器探测已经成为水声领域重要前沿研究方向,高速运算处理能力更是整个系统的核心。本文以多核DSP作为处理核心,提出了一个水下无人平台探测声呐架构。首先对多核DSP性能做了基本介绍,并以几种基本运算和经典波束形成算法作为例子进行了说明,通过性能测试证明了这一架构适用于水下无人平台的实时信号处理。这一多核DSP架构的设计和应用在水声领域中具有一定实用价值。     

基于AUTOSAR的点到点安全通信的实现

功能安全的概念在汽车嵌入式系统领域越发到关注,汽车开放系统架构AUTOSAR(Automotive Open System Architecture)是目前国际流行的标准软件架构,它在AUTOSAR4.1的版本中针对功能安全首次提出了点到点（End-to-End,E2E）的安全通信机制。为保证汽车各组件间的通信安全,对在AUTOSAR架构下的E2E安全通信机制进行了研究,采用E2E Profile 2的方法来实现E2E安全通信,旨在解决如何保证电子控制单元(Electronic Control Unit,ECU)之间以及ECU内部不同核之间,不同SWC（software component）之间数据的安全通信的问题。基于AUTOSAR架构,通过在电子控制单元核内通信采用E2E Protection Wrapper的通信方式,跨电子控制单元核外通信采用COM E2E Callout的通信方式实现了通信机制的搭建。通过对ECU内部及跨ECU的通信测试,表明该方法能有效的检测通信过程中的重复发送错误、CRC(Cyclic Redundancy Check)校验和错误及发送序列错误等问题。     

基于软件无线电架构的手持式频谱仪硬件设计

以手持式频谱仪为背景,设计一种基于软件无线电架构的、高集成度的、低功耗的手持频谱测量平台。该平台采用Xilinx公司28nm高性能功耗比Spartan 7序列的FPGA芯片XC7S100和TI公司集DSP和ARM为一体的双核CPU芯片OMAP-L138为主处理器,选用低功耗、高宽温、自身发亮的AMOLED屏为人机交互模块,通过EMIFA、UPP等外部拓展接口及强大的数据处理能力,结合时钟、电源模块,形成了并行与浮点计算优势互补的手持式数字信号处理系统,解决了频谱仪中频、零频信号的并行处理及复杂的浮点模型解算问题,该系统能具有体积小、精度高、高性能功耗比等特点,在户外等测试现场具有广泛的运用前景。     

CCD功耗分析与计算

在CCD内部结构的基础上,分析了CCD的动态功耗和静态功耗两部分.静态功耗是CCD片上输出放大器所消耗的功率；动态功耗是由于CCD驱动时钟对时钟电极的串联等效电容或极间电容进行充放电,充放电电流流过多晶硅电极电阻或串联等效电阻引起功率耗散.分别给出了二者的估算方法,其中动态功耗的估算方法有集总模型估算法、分布式模型估算法及PSpice仿真估算法三种.结合具体项目,在对CCD47-20的工作模式和工作时序分析的基础上,采用集总模型估算法对其功耗进行了估算,并通过实验估测验证了估算方法的有效性.     

物联网嵌入式智能设备实时控制系统设计

随着智能设备功能业务的逐渐扩展,用户对智能设备控制系统的实时性要求越来越高,当前控制系统采用CAN技术实现智能设备与用户间的通信,无法满足用户对系统实时性的需求。提出一种新的物联网嵌入式智能设备实时控制系统,通过构建系统的总体框架,将嵌入式LPC2378 ARM处理器作为核心处理器,通过RS-485总线将智能设备连接在一起,和处理器构成一个总线传输网络,在嵌入式LPC2378 ARM处理器中,将带DMA的10/100M以太网模块和以太网PHY芯片DP83848I连接,以提高数据包的传输效率,增强系统的实时性。系统GPRS模块选择SIM300CZ模块,将远程报警模块和RS-485总线结合在一起,共同实现远程报警和控制功能。软件设计时,给出了软件的整体架构和总体流程图,介绍了部分存储代码。实验结果表明,所设计系统对智能设备有很高的控制性能。     

基于S12X系列双核单片机的CAN网关设计

集成XGATE协处理器内核的S12XE系列双核单片机具有处理速度快、反应时间短、功耗低等优点,在嵌入式应用中具有独特优势和很好的应用前景。本文采用16位双核单片机MC9S12XEQ512作为主控制器,以集成信号和电源隔离功能的CAN收发器芯片ADM3053来实现CAN接口电路,设计并实现了一个可以连接3个CAN通信子网的CAN网关,有效实现了系统的小型化、低功耗、低成本。采用双核处理技术来优化CAN网关的处理流程,由协处理器XGATE来处理各种中断,S12X主CPU则专注于协议处理和消息转发。实际应用表明,系统运行稳定可靠,与传统的采用单处理器实现的CAN网关相比,系统的数据吞吐能力和实时性得到了明显改善。     

基于I.MX6的数字化仪表设计与实现

为了向工业应用环境提供一种通用化的人机交互工具,以I.MX6处理器为核心设计高性能数字化仪表,集成COM、CAN、以太网、USB总线通信接口和视频采集、数字量输入输出等功能。在Linux操作系统上适配CoDeSys组态运行平台,实现了现场总线通信、图形化人机交互、数据存储、安防监控等多种功能。仪表具有显示界面清晰、可靠性高、应用软件开发灵活、通用性好等优点,能够广泛应用于移动机械、矿山、井下、船舶等恶劣工作环境中。     

基于ARM+交换芯片的协议转换器的设计

针对目前同步串行协议通信速率低和可靠性差的现状,设计了一个基于ARM加交换芯片的协议转换器来完成同步串行协议到网络通信协议的转换。设计采用S3C2440为核心处理器,并通过服务器和客户端建立连接,以套接字的形式将SPI协议转换成TCP协议接入到以太网,采用网络调试助手和串口调试助手对客户端和服务器的协议转换通信进行测试和分析。实验结果表明服务器通过SPI总线发出的数据经过封包后构造成可以在网络上转发的报文,经过交换芯片的端口转发到达客户端完成SPI到TCP协议的转换。     

基于MPC8270的处理器板卡设计

随着海洋地震勘探发展,为了实现海洋地震勘探采集数据的实时传输和处理,设计了一种基于MPC8270的地震数据采集处理板卡;根据海洋地震数据采集处理的实时性和大数据量要求以及MPC8270处理器的特性,设计了基于MPC8270和FPGA的CPCI总线通信结构,能够实现地震数据的高速实时传输;详细介绍了MPC8270的关键外围电路、FPGA及CPCI总线电路的硬件设计及实现方法,并在实际应用中给出了板卡嵌入式操作系统VxWorks配置的实现方式;板卡以MPC8270作为核心处理器,以FPGA为控制核心电路,以VxWorks为实时操作系统,实现地震数据的高速处理和CPCI总线实时传输功能;经过多次实验室内部测试及海上实际生产应用,结果表明地震数据采集处理板卡能够实现地震数据的高速处理和实时传输,并且板卡性能稳定可靠;板卡的设计简单,结构通用,对数据处理、总线控制和信息交换等领域相关系统的开发具有一定的参考价值。     

基于HART协议的二线制涡轮流量变送器的开发

以HART协议为通信标准,提出了系统的总体方案设计,通过对HART协议的理解与掌握,详细的给出了基于涡轮流量变送器的软硬件设计;硬件设计部分包括涡轮脉冲采集模块,微处理器模块,HART通信模块和4~20 mA环路电流模块4个模块,其中HART通信模块采用HART调制解调器芯片AD5700实现,4~20 mA环路电流模块采用环路供电专用芯片AD5421实现,二者共同构成了HART协议的物理层接口,文章硬件电路所采用的都是低功耗芯片,用纯硬件的方法解决了HART总线设备的低功耗难点;软件设计部分包括主监控程序、变送计算程序和HART协议通信程序3个程序模块,重点讲述了HART协议的数据链路层和应用层的实现过程;最后文章对涡轮流量变送器的二线制传输功能和HART通信功能进行了测试;测试结果表明,变送器的设计要求基本实现了。     

基于CAN总线的电气火灾远程监控系统

为了解决传统电气火灾监控系统在远距离数据通信时误码率高、总线上可连接的终端节点数量少、传输速率低等问题,设计了一种基于CAN总线及STM32F103单片机的电气火灾远程监控系统。给出了系统的整体框架及其组成,重点阐述了火灾终端监控设备的硬件及软件设计思路,制订了火灾监控设备与上位机的通信协议。系统实现了消防联动设备的工作状态、被监控设备的供电电压、电流,被保护用电设备的剩余电流值,以及用电设备工作的环境温度的实时监测,并通过CAN总线将监测状态实时传输到远端计算机。在实现火灾监控的基础功能上,增加了通过现场总线与现场其它监控设备通信的主机功能。测试结果表明,系统在远距离数据通信时传输速率提高、增加监控节点的情况下,系统间的数据通信误码率非常低。     

基于FPGA和SSPC的智能配电系统设计与实现

航天及航空领域智能配电技术发展迅速。配电系统是航天及航空飞行器的重要分系统,其性能的优劣直接影响到飞行任务的成败,为了提高配电系统的可靠性和灵活性,提出了基于FPGA和SSPC的智能配电系统设计,从航天及航空飞行器智能配电技术的发展现状出发,具体阐述了该系统总体方案的设计思路及关键技术,同时分析了采用FPGA、SSPC和总线通信带来的控制灵活、易于实现故障隔离和系统重构、可靠性高以及系统重量轻等诸多优点。该系统已开展了相关的试验验证,试验结果表明该系统稳定可靠,具有广泛的应用前景。     

基于ARM和DSP的双核嵌入式视频监控系统

针对传统嵌入式视频监控设备集成度低,功能有限,响应速度慢,计算能力不足的问题,研究了一种基于ARM微处理器S3C6410与TMS320DM642 DSP双核体系结构的嵌入式视频监控系统。该系统采用CMOS摄像头采集视频数据,经DM642上算法处理后通过HPI高速并行接口传输给ARM处理器,ARM处理器负责对接收到的视频进行控制和LCD显示。重点阐述了ARM和DSP系统单元间的硬件连接方案,HPI接口驱动程序的设计实现,以及结合Linux异步通知和多线程技术的QT/Embedded客户端人机交互软件的编写。最后,移植了运动目标跟踪算法到DSP中并对整个系统进行实验测试,验证系统的性能。经实验证明,所设计的系统稳定可靠,视频清晰流畅,具有性能高、功耗和成本低、可扩展性强等优点,在嵌入式视频监控领域具有推广和使用价值。     

An interconnecting bus power optimization method combining interconnect wire spacing with wire ordering

On-chip interconnect buses consume tens of percents of dynamic power in a nanometer scale integrated circuit and they will consume more power with the rapid scaling down of technology size and continuously rising clock frequency, therefore it is meaningful to lower the interconnecting bus power in design. In this paper, a simple yet accurate interconnect parasitic capacitance model is presented first and then, based on this model, a novel interconnecting bus optimization method is proposed. Wire spacing is a process for spacing wires for minimum dynamic power, while wire ordering is a process that searches for wire orders that maximally enhance it. The method, i.e., combining wire spacing with wire ordering, focuses on bus dynamic power optimization with a consideration of bus performance requirements. The optimization method is verified based on various nanometer technology parameters, showing that with 50% slack of routing space, 25.71% and 32.65% of power can be saved on average by the proposed optimization method for a global bus and an intermediate bus, respectively, under a 65-nm technology node, compared with 21.78% and 27.68% of power saved on average by uniform spacing technology. The proposed method is especially suitable for computer-aided design of nanometer scale on-chip buses.