基于FPGA和DSP的车牌识别系统的研究

摘要：本文介绍了一种以DSP和FPGA为核心的车牌识别系统的设计方案,利用FPGA控制车牌图像数据的采集,经过图像格式转换之后传送到DSP中,进行车牌区域定位、字符分割、车牌识别等操作,最后将识别结果传送到LCD中显示。系统采用CCS（Code Composer Studio）集成开发环境,利用VC 语言编程实现车牌识别算法。通过嵌入式机器视觉库EMCV实现识别算法在DSP中的移植,并在LCD上创建工作窗口显示识别结果。实验结果表明该车牌识别系统的设计方案识别结果准确,功能稳定可靠。     

基于Nios的微距控制系统的数字设计

设计了一种基于Nios处理器的微距控制系统,用于实现虚拟成像设备系统视标位置的精确定位。系统采用现场可编程门阵列(FPGA)实现对步进电机PWM的细分驱动和对光栅尺输出信号的鉴相倍频,构建了基于Nios的微距控制系统的数字设计部分。采用Altera公司的FPGA设计工具Quartus II和嵌入式开发套件 Nios IDE,将可配置的软核处理器与可编程的硬件电路集于一体,既实现了软件处理的灵活性,又具有硬件处理的高速性特点。实验表明,该设计在虚拟成像设备的标视定位中取得了良好的效果,实现了精度为1.25 μm的微距控制。     

基于MPC8270的处理器板卡设计

随着海洋地震勘探发展,为了实现海洋地震勘探采集数据的实时传输和处理,设计了一种基于MPC8270的地震数据采集处理板卡;根据海洋地震数据采集处理的实时性和大数据量要求以及MPC8270处理器的特性,设计了基于MPC8270和FPGA的CPCI总线通信结构,能够实现地震数据的高速实时传输;详细介绍了MPC8270的关键外围电路、FPGA及CPCI总线电路的硬件设计及实现方法,并在实际应用中给出了板卡嵌入式操作系统VxWorks配置的实现方式;板卡以MPC8270作为核心处理器,以FPGA为控制核心电路,以VxWorks为实时操作系统,实现地震数据的高速处理和CPCI总线实时传输功能;经过多次实验室内部测试及海上实际生产应用,结果表明地震数据采集处理板卡能够实现地震数据的高速处理和实时传输,并且板卡性能稳定可靠;板卡的设计简单,结构通用,对数据处理、总线控制和信息交换等领域相关系统的开发具有一定的参考价值。     

基于现场可编程门阵列技术的混沌数字通信系统——设计与实现

提出了基于IEEE-754标准和现场可编程门阵列(FPGA)技术的混沌数字通信系统的通用设计与硬件实现的一种新方法,实现了混沌加密体制与传统密码体制的结合.根据Euler算法,对连续混沌系统作离散化处理,通过FPGA硬件设计混沌离散系统,使其产生作为密钥的混沌数字序列,其中加密算法采用置乱扩展技术,并对算法进行了分析.设计驱动响应式同步保密通信系统,构建包含信号在内的闭环,实现发送端与接收端离散混沌系统的同步.以网格蔡氏混沌系统为例,对该保密通信系统进行了FPGA硬件实验,给出了技术实现过程、算法流程、硬 关键词： 网格多涡卷蔡氏电路 置乱扩展矩阵 现场可编程门阵列技术 混沌数字通信系统     

基于FPGA的多轴直流电机控制系统

为了实现机械相控阵列天线的波束扫描,采用微型直流电机驱动螺旋天线单元转动来达到预定的辐射相位,研究了一种基于单片FPGA的多轴直流电机控制系统。采用IP设计思想,直流电机的位置控制用纯硬件逻辑电路的形式(直流电机控制IP核)实现,总线通信及轨迹计算由同一芯片上的微处理器(Nios II软核)软件实现,从而容易构建多轴直流电机控制的片上系统。利用Verilog硬件描述语言,设计了一种高性能直流电机控制IP核,并进行了仿真验证。为了验证该IP核的复用性,构建了一个56轴直流电机控制的片上系统。实验结果表明,此系统可对各个直流电机实现快速精确控制,每轴的运动相互独立,并且控制参数在线可编程,控制一致性满足系统设计要求。基于这种方式构建的系统,扩展方便、可移植性高、具有较好的适用性,已在某相控阵列天线中得到了应用。     

采用TMS320C6203的运动点目标检测系统设计

为了实现大视场运动点目标的实时检测和识别，设计了一种基于TMS320C6203为核心处理器件，FPGA为辅助控制处理器的硬件处理系统.在对点目标检测识别算法仿真实验分析的基础上，开发了实时运动点目标检测处理的软件系统.实验测试结果表明，该系统能够对信噪比不小于3 dB，帧频为10 fps的1024×1024运动点目标图像序列进行实时检测和识别，准确检测概率达到96%,满足实际工程要求.     

基于FPGA的智能网络接口设计

为了实现一种基于FPGA及片上系统(SOC)的智能以太网接口设计,在FPGA内集成了PowerPC440硬核处理器、以太网络接口控制器IP(TEMAC)、DDR2 控制器、通用串行接口IP核及定时器等;该设计使用Verilog HDL硬件描述语言,在ISE12.4下的嵌入式集成开发环境XPS下进行IP核定制、系统的集成设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SDK环境下完成片上系统软件程序的开发;最后在XILINX 的Virtex-5系列FPGA器件上实现了具有千兆以太网络接口的智能片上系统, 智能网络接口具有可重配置、可扩展性、灵活性、兼容性、功耗低等优点。     

基于FPGA和CAN控制器软核的CAN总线发送系统的设计与实现

基于FPGA嵌入式片上可编程技术,采用现有的CAN总线控制器软核模块,设计了软核控制程序,将由CAN控制器软核及其控制程序组成的CAN发送软件嵌入在FPGA内部,开发了CAN总线通信系统,实现了对CAN总线数字量的发送。经过软件仿真验证、静态时序分析和硬件系统测试,仿真和测试结果表明,该系统设计合理,方案可行,时序正确,功能、性能满足要求。系统将硬件软件化,有效的减少了外围芯片的数量,降低了系统的体积和功耗,提高了产品的集成度、通用性和可靠性,具有良好的实用价值和推广前景。     

基于SOPC技术的发射装置联调检测设备设计

为解决发射装置脱机状态下的综合检测问题,构建了基于片上可编程系统(SOPC)的发射装置联调检测设备。方案采用NiosⅡ软核处理器嵌入技术,并将处理器和外设接口控制逻辑集成在一块FPGA芯片中。FPGA内部程序模块设计使用VHDL语言描述,可重构性强,升级容易,移植性好。设备功能和性能达到设计要求,已在工厂装备修理中得到应用检验。     

相控阵天线内部通信的CAN控制器IP核设计

为实现相控阵天线波控系统小型化、芯片化的目的,设计了一种基于Avalon总线的CAN控制器IP核。参照CAN2.0B协议规范,给出了CAN控制器IP核的功能结构,利用Verilog硬件描述语言完成了控制器接口逻辑、位流处理器、位时序逻辑等模块设计,并进行了设备驱动及应用软件开发。将设计的CAN控制器IP核、Nios II微处理器、多个单元相位控制器IP核等集成到FPGA中构成子阵级波束控制的SoPC系统。最后对CAN总线的通信性能进行了实验测试。结果表明:设计的CAN控制器IP核能够在实际CAN网络中稳定可靠地收发数据。基于这种方式构建的系统,扩展方便、可移植性高、具有较强的适应性,也可用于高密度、紧凑型工业控制领域。     

基于DM8168的小型机载视频记录仪设计

针对飞行器搭载相机视频存储和传输的需求,设计了一种基于异构多核处理器DM8168的小型机载视频记录仪。首先,基于DM8168和FPGA处理器设计小型化低功耗的硬件系统;接着,基于McFW软件架构设计视频采集编码的数据流,充分发挥DM8168多核体系结构的优势,实现两路1080P60视频的采集,并且对每路视频分别进行主次码流的H.264编码;最后,采用GPMC总线,将视频码流传输到FPGA处理器,以实现本地视频存储和远程视频传输。本记录仪体积小功耗低、记录时间长、视频传输时延小,能够很好地满足飞行器多路视频记录的需求。     

基于FPGA的激光光束自对准电气自动化系统设计

激光光束技术运用的越来越广泛,包括光通信技术,激光测距技术,激光瞄准技术等,其中光通信技术范围最广;在光通信过程中,需要面对光束发射端与接收端中心对齐的问题,增加了操作的难度;针对光通信激光光束对准难的特点,研究并设计了一套基于FPGA的激光光束对准系统,利用在FPGA芯片上设计软硬件速度快、稳定可靠、研发周期短等特点;整个系统以FPGA芯片为核心,辅以操作电路、自适应算法;实验表明, 该系统较好地符合了光束对准的要求。     

基于NiosⅡ的非制冷红外图像处理系统研究

设计一个非制冷红外图像处理系统，该系统放弃了目前普遍应用的数字信号处理器（DSP）＋现场可编程门阵列（FPGA）的系统构架，采用基于FPGA的NiosⅡ嵌入式处理器的系统构架，实现了系统的小型化。提出一种基于流水线结构的信号处理方法，并利用NiosⅡ嵌入式处理器软硬件开发工具，实现了在该系统上对非制冷红外焦平面阵列非均匀性进行校正和盲元补偿的实时处理，降低了系统的工作频率。实验结果表明：该系统能够对非制冷红外图像进行实时处理，工作性能稳定，处理效果良好。     

Hardware acceleration of image recognition through a visual cortex model

Recent findings in neuroscience have led to the development of several new models describing the processes in the neocortex. These models excel at cognitive applications such as image analysis and movement control. This paper presents a hardware architecture to speed up image content recognition through a recently proposed model of the visual cortex. The system is based on a set of parallel computation nodes implemented in an FPGA. The design was optimized for hardware by reducing the data storage requirements, and removing the need for multiplies and divides. The reconfigurable logic hardware implementation running at 121 MHz provided a speedup of 148 times over a 2 GHz AMD Opteron processor. The results indicate the feasibility of specialized hardware to accelerate larger biological scale implementations of the model.     

Impact of thermal effect on reliability in Optical Network-on-Chip

Emerging advances in silicon nanophotonics have driven optical interconnect to be a promising method for intra-chip multi-core system. Optical Network-on-Chip (ONoC) can provide high throughput and low latency compared with traditional electrical ones. However, on-chip thermal effect is an inherent characteristic and chip temperature can fluctuate spatially, which can affect the operation of silicon nanophotonic devices. This leads to an influence on the reliability of communication. This article analyzes the influence of thermal effect on reliability of communication based on the temperature profile in ONoC, showing the relationship between power consumption and thermal effect, as well as the influence of thermal effect on the reliability of communication. We reveal the primary cause of the thermal effect in ONoC and the important factors of the influence on SNR, in order to minimize the thermal impacts and improve the reliability of ONoC in the further study.     

基于NiosII的红外图像灰度变换系统设计

提出了一种基于NiosII的红外图像灰度变换设计方案,并详细介绍了红外图像灰度变换算法以及系统硬、软件设计以及实现方法。针对红外图像的特点,提出了一种基于平台直方图均衡的红外图像灰度变换算法,并在CycloneII系列FPGA上实现了该算法,其处理单元采用嵌入式处理器软核NiosII。实验结果表明,该系统能很好地实现红外图形灰度变换,并在一定程度上抑制了背景,提升了目标。     

飞机电缆屏蔽层接地可靠性测试系统设计

飞机电缆屏蔽层可靠接地对飞机建立完整屏蔽环路,防止复杂电磁场对飞机内部电路产生干扰具有重要意义;因此,接地可靠性测试尤为必要;测试系统以NI CompactRIO机箱为核心,通过连接上位机、辅助电路以及测试工具搭建硬件测试平台,利用LabVIEW可视化编程语言编写控制程序;上位机程序,通过状态机实现人工交互以及系统整体逻辑控制;FPGA控制程序,用于驱动硬件完成信号的产生和采集工作;实时处理器程序,采用DMA技术与FPGA进行通讯,对辅助电路反馈的采集数据进行快速傅里叶变换提取有效信号,随后应用矢量电压电流法求解电缆屏蔽层环路阻抗;实际测量结果证明:基于LabVIEW的飞机电缆屏蔽层接地可靠性测试系统能够以较高精度完成电缆屏蔽层接地可靠性测试。     

基于嵌入式系统结构的印鉴鉴别系统

为了弥补市场上现有印鉴鉴别系统体积大、移动性能差、安全性较低、价格比较昂贵等缺陷,研究了基于高速数字信号处理器(DSP)和现场可编程门阵列(FPGA)的嵌入式印鉴鉴别系统.系统在印鉴识别算法上,基于平滑卷积的方法计算印鉴的中心位置和半径.采用径向投影法,对一维特征数据计算,得到待验印鉴(SS)与预留印鉴(MS)之间的偏转角度.把印鉴质量指标作为MS与SS对应边缘Hausdorff距离测度的控制参数,用神经网络方法综合分析、判别印鉴真伪.在硬件实现方面,片上可编程(SOPC)系统结合DSP作为检测系统核心.SOPC系统包括控制器、图像预处理器等.DSP作为系统的主处理器,用于进行图像的特征检测与识别.系统具有以太网、RS232、USB等通用接口.实验表明,该系统可以有效识别印鉴,并具有体积小、成本低、系统功能可灵活升级等特点.