基于伪布尔可满足性的流水线工位优化设计

鉴于保持流水线生产平衡的基本问题,因此在给定流水线工序、工时以及工位的情况下,通过建立相关数学模型,给出有关的约束条件和目标函数,提出了基于伪布尔可满足性的流水线优化工位设计算法,实现了流水线工位的优化安排,使流水线达到平衡生产.     

低功耗CMOS同或门的设计

讨论了现有异或门／同或（XOR／XNOR）门的设计，指出了基于不同逻辑类型设计的门电路的优缺点．考虑到基于CMOS设计的XNOR门相对于其他逻辑门在各方面的优点，重点分析了CMOSXNOR门结构对门电路性能的影响．提出了一个新颖的CMOS同或门电路．经PSPICE仿真模拟表明，新设计在没有增加管子数的前提下，改善了门电路的性能．将新设计应用到全加器的设计中，其功耗和功耗延迟积的改进分别达到了9．9％和11．6％．     

基于限幅电压开关理论的nMOS四值解发器设计

本文应用限幅电压开关理论设计了两种订从型ｎＭＯＳ     

基于可满足性模理论的CMOL电路单元映射

针对纳米CMOS混合电路(CMOL)单元映射时, 传统的精确算法存在编码变量多、文件存储大导致的求解规模受限问题, 提出了一种基于可满足性模理论(SMT)的CMOL电路单元映射方法, 该方法通过整型编码减小文件存储大小, 通过渐进式求解算法兼顾求解规模和速度. 实验结果表明, 与传统的精确算法相比, 本文提出的方法可大幅减少中间处理文件的大小, 并以较小的求解速度为代价提高了处理大规模电路的能力.     

逻辑函数高阶布尔e偏导数求解算法的实现

针对已有方法在求解布尔e偏导数时只能解决小规模电路的问题,提出了一种基于逻辑函数不相交运算的大函数高阶布尔e偏导数的求解算法.该方法将逻辑函数转化为不相交乘积项的集合,用逻辑函数的不相交运算替代布尔e导数运算中的逻辑“与”运算;并将不包含待求导变量的乘积项拆分出来,不参与布尔e导数运算,以达到降低算法复杂度、提高算法速度的目的.提出的算法用C语言编程实现,并用MCNC测试电路进行了测试.实验结果显示,本算法能快速实现大函数高阶布尔e偏导数的求解,求解效率与参与不相交运算的乘积项数量有关,但对输入变量的数量不敏感.     

基于快速二-十进制转换算法的智能水表专用控制芯片LCD接口设计

针对智能水表控制芯片与LCD驱动芯片之间信号编码不一致并且转换复杂的问题,提出了一种ZY886B型液晶模块的接口电路.为提高转换速率、节省开销,设计的关键部分采用基于快速二-十进制转换算法的电路,该算法与其它二-十进制转换算法相比具有转换速率和面积上的优势.所设计LCD接口采用Verilog HDL描述,在Modelsim 6.0 SE版本上进行仿真和验证,在Design Compiler综合平台上进行优化综合.结果显示接口满足ZY886B的工作时序,最大时钟频率超过250 MHz,动态功耗小于1 mW.     

基于集成门电路的三值无稳态触发器研究

通过对二值无稳态触发器设计原理的重新归纳,本文从三值单稳态触发器的设计出发,提出了基于集成门电路的三值无稳态触发器的设计方案, 并用PSPICE程序进行计算机验证. 结果表明所设计的三值无稳态触发器具有正确的逻辑功能. 本文还进一步提出了三值等宽的三值无稳态触发器的设计方案.     

基于单元分类的CMOL常开缺陷单元容错映射

CMOS纳米分子混合电路(CMOS/nanowire/MOLeclular hybrid circuits, CMOL)在制造过程中会引入较高缺陷率, 从而导致可用映射资源的减少. 针对由此产生的映射困难问题, 本文采用单元分类思想, 对部分缺陷单元加以利用, 以增加可映射单元数, 进而提高映射成功率. 首先根据单元缺陷类型的差异, 将缺陷单元分为可用和不可用两类进行标记, 然后对可用缺陷单元加以利用, 并采用改进的进化算法完成单元容错映射. 实验结果表明, 与已有方法相比, 新方法在运行效率和成功率上分别得到了19.17%和30.14%的提升.     

Through-silicon-via crosstalk model and optimization design for three-dimensional integrated circuits

Through-silicon-via （TSV） to TSV crosstalk noise is one of the key factors affecting the signal integrity of three- dimensional integrated circuits （3D ICs）. Based on the frequency dependent equivalent electrical parameters for the TSV channel, an analytical crosstalk noise model is established to capture the TSV induced crosstalk noise. The impact of various design parameters including insulation dielectric, via pitch, via height, silicon conductivity, and terminal impedance on the crosstalk noise is analyzed with the proposed model. Two approaches are proposed to alleviate the TSV noise, namely, driver sizing and via shielding, and the SPICE results show 241 rnV and 379 mV reductions in the peak noise voltage, respectively.     

基于虚拟单元映射的电路面积优化算法

相比较于标准单元库映射,library-free映射中采用的动态生成的虚拟单元,具有更大的灵活性,因而在电路面积优化上往往可以取得更好的效果.本文提出的基于虚拟单元的面积优化算法包括面积估算和覆盖策略两部分.在面积估算上提出了基于n元树和逻辑努力的虚拟单元的CMOS电路实现及面积估算方法.在覆盖策略上提出了一种带有局部寻优策略的离散粒子群优化算法.MCNC测试电路的实验结果表明,相比较于标准单元库映射,对于绝大多数电路,本文给出的算法可以使电路面积得到进一步的优化.