| 低功耗CMOS同或门的设计 |
| |
| 引用本文： | 张爱华,夏银水.低功耗CMOS同或门的设计[J].宁波大学学报(理工版),2006,19(3):290-295. |
| |
| 作者姓名： | 张爱华 夏银水 |
| |
| 作者单位： | 宁波大学,信息科学与工程学院,浙江,宁波,315211 |
| |
| 基金项目： | 国家自然科学基金;浙江省教育厅资助项目 |
| |
| 摘 要： | 讨论了现有异或门／同或（XOR／XNOR）门的设计，指出了基于不同逻辑类型设计的门电路的优缺点．考虑到基于CMOS设计的XNOR门相对于其他逻辑门在各方面的优点，重点分析了CMOSXNOR门结构对门电路性能的影响．提出了一个新颖的CMOS同或门电路．经PSPICE仿真模拟表明，新设计在没有增加管子数的前提下，改善了门电路的性能．将新设计应用到全加器的设计中，其功耗和功耗延迟积的改进分别达到了9．9％和11．6％．
|
| 关 键 词： | 低功耗 同或门 加法器 |
| 文章编号： | 1001-5132(2006)03-0290-06 |
| 收稿时间： | 2006-03-12 |
| 修稿时间： | 2006年3月12日 |
A Design of Low Power Consumption CMOS XNOR Gate |
| |
| ZHANG Ai-hua,XIA Yin-shui.A Design of Low Power Consumption CMOS XNOR Gate[J].Journal of Ningbo University(Natural Science and Engineering Edition),2006,19(3):290-295. |
| |
| Authors: | ZHANG Ai-hua XIA Yin-shui |
| |
| Institution: | Faculty of Information Science and Technology, Ningbo University, Ningbo 315211, China |
| |
| Abstract: | |
| |
| Keywords: | low power XNOR full adder |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
