基于沟长偏置的近阈值逻辑漏功耗减小技术

随着集成电路芯片特征尺寸的不断缩小,减小漏功耗已成为集成电路设计技术的焦点之一.在近阈值逻辑电路中,亚阈值漏电流是其最主要漏电流的构成.根据MOS器件沟道长度与亚阈值漏电流之间的非线性关系,通过适度提高MOS器件的沟道长度从而降低CMOS逻辑电路的漏功耗,形成了基于沟长偏置的漏功耗减小技术.应用HSPICE软件对基于45nm PTM工艺参数沟长偏置为8%的基本逻辑门电路、镜像加法器和传输门加法器的漏电流进行了仿真测试,实验结果表明漏电流约下降了39%～44%.因此沟长偏置技术是一种有效的适用于近阈值逻辑的漏功耗减小技术.     

三输入高性能AND/XOR复合门电路设计

针对现有"与/异或"(AND/XOR)复合门级联设计电路存在功耗大、延时长等不足,提出一种基于晶体管级的三输入AND/XOR复合门电路结构.通过采用多轨结构、缩短传输路径以及混合CMOS逻辑设计方法,克服了原有电路中单一逻辑和单轨结构信号路径长的不足,进而提高了电路性能.在55nm的CMOS技术工艺和PTM多种工艺下,经过HSPICE模拟和Cadence提取版图的后仿真,显示所设计的电路具有正确的逻辑功能,相较于采用门电路级联而成的AND/XOR电路,本电路在不同负载、频率和PVT组合等情况下的延时、功耗和功耗延迟积(PDP)都得到了明显改善.     

基于量子细胞自动机的三变量通用阈值逻辑门电路实现

新型纳米器件量子细胞自动机(QCA)是新一代电子器件强有力的竞争者.与CMOS相比,其组成的电路具有低功耗、高集成度和高速等优点.而与神经元结构功能相似的通用阈值逻辑门具有较强的逻辑功能.在介绍QCA结构、工作原理、逻辑器件以及三变量通用阈值逻辑门的基础上,提出了双输出三变量通用阈值逻辑门的QCA电路实现方案.通过设计实例展示了基于双输出三变量QCA通用阈值逻辑门的查表设计方法.利用双输出三变量QCA通用阈值逻辑门可实现3变量全部256个逻辑函数.设计的QCA电路均用QCA Designer软件进行了仿真模拟.结果表明所设计的电路具有正确的逻辑功能.     

高性能电流型CMOS显性脉冲触发器设计

提出以电流信号表示逻辑值的电流型CMOS显性脉冲触发器的设计用于低功耗高性能混合集成电路设计中,以减少存储单元开关噪声对电路性能的影响.所提出的电流型CMOS显性脉冲触发器较以往文献中电流型CMOS主从触发器和电流型CMOS边沿触发器晶体管数量分别减少11个和4个,采用TSMC 0.18 μm COMS工艺参数的HSPICE模拟结果表明,所提出的电流型脉冲触发器具有正确的逻辑功能,平均延时分别减少了48.8%和57%,具有结构简单,功耗低和速度快的特性,同时该触发器可方便应用于单边沿和双边沿触发.     

三值电流型CMOS全加器的改进设计

以开关信号理论为指导,对电流型CMOS电路中如何实现阈值控制进行了讨论.建立了实现阈值控制电路的电流传输开关运算.在此基础上设计了具有阈值控制功能的电流型CMOS三值全加器.通过对开关单元实施阈值控制后,所设计的电路在结构上得到了非常明显的简化,在性能上也获得了优化.HSPICE模拟验证了所提出的电路具有正确的逻辑功能,并且较之以往设计具有更好的瞬态特性和更低的功耗.     

基于CTGAL电路的低功耗十进制复位计数器设计

通过对计数器和钟控传输门绝热逻辑电路工作原理及结构的研究,提出一种带复位功能的低功耗十进制计数器设计方案.新方案利用CTGAL电路钟控传输门对输入信号进行采样,然后通过自举操作的NMOS管和CMOS-latch结构对输出负载进行全绝热方式充放电,并通过计数器预置复位端结构实现进制可变计数器的设计.PSPICE的模拟结果表明：所设计的电路具有正确的逻辑功能,在相同工作频率下,与传统CMOS电路实现的十进制计数器相比,平均节省能耗约82%.     

基于互补型SET的通用阈值逻辑门设计

与MOS管相比,单电子晶体管(SET)具有超低功耗、超高集成度等优点,被认为是可能取代MOS管的新一代量子器件的主要竞争者.在简要介绍SET特性及通用阈值逻辑门(UTLG)的基础上,沿用CMOS逻辑电路的设计思想,提出了功能强大的基于互补型SET的三变量UTLG实现方案.利用一个UTLG辅之少量门电路就可实现全部256个三变量逻辑函数.通过实例说明了利用查表设计进行UTLG综合的过程.对所设计的SET电路进行了Pspice仿真,结果表明,基于SET的UTLG以及用UTLG实现的全比较器均具有正确的逻辑功能.     

基于CNFET的三值脉冲型移位寄存器设计

通过对碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)多阈值特性和多值逻辑原理的研究,结合移位寄存器设计方法,提出基于CNFET的具有左移右移并入并出功能的三值脉冲型移位寄存器设计方案.该方案首先利用开关信号理论和CNFET特性设计三值D触发器;然后设计三值T运算电路,并实现数据选择器逻辑功能;最后,在此基础上设计基于CNFET的三值脉冲型移位寄存器.经实验验证,所设计的电路输出稳定,具有正确的逻辑功能,且与CMOS低功耗移位寄存器相比,功耗延时积(Power-Delay Product)降低76.7%.     

基于互补输出的三变量通用阈值逻辑门CRM展开函数查表设计

介绍了在或-同或系统中逻辑函数的CRM展开与分类,给出了基于逻辑函数CRM展开的三变量函数P分类表、接线顺序表.讨论了互补输出通用阈值逻辑门及其设计方法.提出了CRM展开的P分类代表函数的接线方案表.在此基础上,提出了基于互补输出的三变量通用阈值逻辑门的任意三变量CRM展开函数的查表设计方法.通过若干设计实例,证明了此方法的有效性.     

低功耗CMOS同或门的设计

讨论了现有异或门／同或（XOR／XNOR）门的设计，指出了基于不同逻辑类型设计的门电路的优缺点．考虑到基于CMOS设计的XNOR门相对于其他逻辑门在各方面的优点，重点分析了CMOSXNOR门结构对门电路性能的影响．提出了一个新颖的CMOS同或门电路．经PSPICE仿真模拟表明，新设计在没有增加管子数的前提下，改善了门电路的性能．将新设计应用到全加器的设计中，其功耗和功耗延迟积的改进分别达到了9．9％和11．6％．     

基于CNFET的低功耗三值门电路设计

通过对碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)的研究,提出一种基于CNFET的低功耗三值门电路设计方案.该方案在分析CNFET结构及其不同尺寸的碳纳米管对应于不同阈值电压特性的基础上,以多值逻辑理论为指导,设计基于CNFET的三值反相器、与非门、或非门等单元门电路,最后利用HSPICE对所设计的电路进行仿真.结果表明:所设计电路具有正确的逻辑功能,与传统三值门电路相比,三值CNFET门电路平均传输速度提高52.7%,平均能耗节省54.9%.     

基于可控阈开关的电路设计

本文讨论了可控阀开关的三种应用。建立了实现阈值控制电路的开关运算,设计了三值电流型ＣＭＯＳ施密特电路。在利用电流求和信号并引入阈值控制技术后,设计了具有简单结构的ＥＣＬ全加器。ＰＳＰＩＣＥ模拟证明了所设计的电路具有正确的功能和理想的特性。     

基于RTD的三变量特征阈值逻辑门及通用阈值逻辑门设计

单双稳态转换逻辑单元（MOBILE）能够充分发挥共振隧穿二极管（RTD）的负内阻和快速开关转换特性，且由MOBILE构成的电路能方便地实现阈值逻辑功能。利用谱技术将三变量阈值函数分为3类；结合阈值逻辑电路的特点，分别对三变量特征阈值函数和34个具有代表性的阈值函数进行分析和比较；设计了基于RTD的新型三变量特征阈值逻辑门及通用阈值逻辑门。通过HSPICE仿真和功耗测试，验证了所设计的电路不仅具有正确的逻辑功能，而且有效减小了电路面积、降低了功耗和成本。     

基于线计算的全加器设计

随着集成电路特征尺寸的不断缩小, 互连线在芯片内部占的比重越来越大, 但是互连线仅用于数据传输, 芯片计算能力仍然需要依靠晶体管开关实现. 如何在有限的硬件资源内进一步提高芯片的计算能力, 已经成为当前集成电路设计的核心问题. 本文通过研究金属互连线间电容耦合效应, 采用互连线串扰现象完成逻辑运算的思想, 提出一种基于线计算的全加器设计方案. 该方案首先建立线计算模型, 通过调整反相器阈值和不同干扰线与受扰线之间电容耦合强度匹配技术, 采用相同线计算电路结构实现不同功能的逻辑门电路; 然后, 在逻辑门的基础上实现基于线计算的全加器; 最后, 在TSMC 65nm CMOS工艺下仿真验证. 结果表明, 所设计的线计算电路具有正确逻辑功能, 与传统设计方法相比, 线计算逻辑门具有更低开销, 且线计算电路具有抗逆向工程能力.     

基于XOR门的静态逻辑电路功耗优化技术

提出了一种新的基于XOR门的静态逻辑电路功耗优化技术.通过极性转换,可迅速得到基于XOR门的静态逻辑电路的最优结构,达到优化功耗的目的.实验结果表明,本文提出的算法在功耗节省方面比其他同类算法更有效.     

基于RTD可编程逻辑门的n变量函数实现算法

共振隧穿二极管（RTD）可编程逻辑门是一种由单双稳态转换逻辑单元（MOBILE）及正、负输入分支组成的阈值逻辑电路。基于二进制神经元模型中的三层网络结构,提出了基于RTD可编程逻辑门的n变量函数实现算法。按照汉明距离由大到小的顺序,搜索最优输入向量,用定理1或定理2方法产生隐层函数,通过变换次数,确定输入向量的真假及隐层函数的权重。由于定义了最优输入向量及变换次数,提高了算法的准确性;又由于采用了定理2方法,令设计的电路更简单。     

基于钟控神经MOS管的多值双边沿D触发器设计

通过对钟控神经MOS管特性和冗余抑制技术的研究,提出了一种新型多值双边沿D触发器的设计方案．该方案利用钟控神经MOS管多输入栅加权信号控制、浮栅上的电容耦合效应及具有对浮栅进行初始化并将数据保存在浮栅上等特性,实现D触发器的多值输出．与传统触发器相比较,此多值触发器不但减少时钟冗余信号,降低电路功耗,提高电路效率,而且无需改变电路的结构就可实现不同基的多值D触发器．最后,采用0．25μm CMOS工艺,利用PSPICE模拟验证了所设计的电路具有正确的逻辑功能,并与相同功能多值D触发器比较,多值双边沿D触发器具有明显的低功耗特性．     

基于传输电压开关理论的单栅极SET电路设计

在分析了单电子晶体管(SET)的I-V特性后,通过对SET背景电荷的设置,使之具有类似PMOS或NMOS的电学特性;同时将传输电压开关理论引入到SET的电路设计中,并用单栅极SET实现了该理论的基本运算电路.随后以异或门和一位比较器为例,利用这些基本运算电路,进行了基于SET的开关级电路设计.最后,利用Pspice软件验证了所设计的电路逻辑功能正确,设计方法可行;电路的输入输出高低电平一致,具有良好的电压兼容性,易于级联.仿真结果表明,与基于互补结构设计的SET电路相比,基于开关级设计的SET电路具有结构简单、功耗低、延迟小的特点.     

基于RTD可编程逻辑门的数字电路3层网络综合算法

随着集成电路的不断发展,CMOS器件的工艺逐渐达到其物理设计极限,研究新器件和新设计方法成为集成电路继续发展的必经之路. 阈值逻辑门因具有强大的逻辑功能而备受关注,共振隧穿二极管（RTD）因其负阻特性在设计阈值逻辑门时更具优势. 由于阈值逻辑门与二进制神经元模型有相似之处,因此可用神经网络模型实现逻辑函数,从而为电路设计提供新的思路. 对基于RTD可编程逻辑门的3层网络算法中的隐层综合算法进行了改进,提出采用汉明距离最大优先覆盖的方法对真向量进行覆盖,从而提高了真向量的覆盖效率,减少了隐层函数个数,并采用真假向量标记的方法简化了隐层综合算法.提出的算法比原隐层综合算法简单,进一步简化了基于RTD可编程逻辑门实现n变量函数的电路.