基于互连线电容耦合的SR锁存电路研究

通过对线间电容耦合模型的研究, 提出了一种基于互连线电容耦合的SR锁存电路设计方案. 该方案首先分析互连线间电容耦合关系, 利用MOS管栅极电容模拟互连线电容; 然后利用电容耦合结构与线计算特性, 设计或非逻辑门电路, 在此基础上实现基于互连线电容耦合的SR锁存电路; 最后在TSMC 65nm Spectre环境下仿真验证. 结果表明 所设计的电路逻辑功能正 确, 且具有低硬件开销特性.     

低功耗CMOS三值四输入全加器设计及其应用

针对传统三值全加器没有充分利用进位的不足,提出一种新型的三值四输入全加器电路结构,并用CMOS设计这种全加器,与传统的三值三输入全加器相比,将原有的输入由3个增加到4个,将原有的进位由二值信号变为三值信号.所提出的三值四输入全加器增加了处理的信息量,提高了进位端的利用率,在较大电路设计中能减少所用加法器模块的数量,并减少所用管子数和降低芯片面积.基于该新型全加器,设计了3个四位三值数串行加法电路.经Hspice模拟,所设计的电路有正确的逻辑功能,与基于传统三值三输入全加器的设计相比,在处理信息量较大的电路设计中具有很好的低功耗特性.     

基于RTD可编程逻辑门的数字电路3层网络综合算法

随着集成电路的不断发展,CMOS器件的工艺逐渐达到其物理设计极限,研究新器件和新设计方法成为集成电路继续发展的必经之路. 阈值逻辑门因具有强大的逻辑功能而备受关注,共振隧穿二极管（RTD）因其负阻特性在设计阈值逻辑门时更具优势. 由于阈值逻辑门与二进制神经元模型有相似之处,因此可用神经网络模型实现逻辑函数,从而为电路设计提供新的思路. 对基于RTD可编程逻辑门的3层网络算法中的隐层综合算法进行了改进,提出采用汉明距离最大优先覆盖的方法对真向量进行覆盖,从而提高了真向量的覆盖效率,减少了隐层函数个数,并采用真假向量标记的方法简化了隐层综合算法.提出的算法比原隐层综合算法简单,进一步简化了基于RTD可编程逻辑门实现n变量函数的电路.     

低功耗全加器的电路设计

在对现有全加器电路研究分析的基础上,提出了基于传输管逻辑的低功耗全加器.所建议的电路采用对称结构平衡电路延迟,削减了毛刺,降低了功耗.采用TSMC 0.24 μm CMOS工艺器件参数情况下,对所设计的低功耗全加器进行PSPICE模拟.模拟结果表明,在3.3 V和1.8 V电源电压下,与已发表的全加器相比,所建议的全加器电路功耗改进可分别高达58.3%和60.8%.     

基于一位全加器三变量逻辑函数的查表综合

通过对1个一位全加器3个输入端不同的组合，可以实现与门、或门、非门、同或门及异或门，因此全加器在数字逻辑电路中有着重要的作用．本文在介绍全加器的基础上提出了用查表法设计基于一位全加器实现任意三变量函数的组合电路和时序电路．在与传统的与非门／或非门的比较中，它显示了优势．     

基于量子细胞自动机的三变量通用阈值逻辑门电路实现

新型纳米器件量子细胞自动机(QCA)是新一代电子器件强有力的竞争者.与CMOS相比,其组成的电路具有低功耗、高集成度和高速等优点.而与神经元结构功能相似的通用阈值逻辑门具有较强的逻辑功能.在介绍QCA结构、工作原理、逻辑器件以及三变量通用阈值逻辑门的基础上,提出了双输出三变量通用阈值逻辑门的QCA电路实现方案.通过设计实例展示了基于双输出三变量QCA通用阈值逻辑门的查表设计方法.利用双输出三变量QCA通用阈值逻辑门可实现3变量全部256个逻辑函数.设计的QCA电路均用QCA Designer软件进行了仿真模拟.结果表明所设计的电路具有正确的逻辑功能.     

三值电流型CMOS全加器的改进设计

以开关信号理论为指导,对电流型CMOS电路中如何实现阈值控制进行了讨论.建立了实现阈值控制电路的电流传输开关运算.在此基础上设计了具有阈值控制功能的电流型CMOS三值全加器.通过对开关单元实施阈值控制后,所设计的电路在结构上得到了非常明显的简化,在性能上也获得了优化.HSPICE模拟验证了所提出的电路具有正确的逻辑功能,并且较之以往设计具有更好的瞬态特性和更低的功耗.     

低功耗CMOS同或门的设计

讨论了现有异或门／同或（XOR／XNOR）门的设计，指出了基于不同逻辑类型设计的门电路的优缺点．考虑到基于CMOS设计的XNOR门相对于其他逻辑门在各方面的优点，重点分析了CMOSXNOR门结构对门电路性能的影响．提出了一个新颖的CMOS同或门电路．经PSPICE仿真模拟表明，新设计在没有增加管子数的前提下，改善了门电路的性能．将新设计应用到全加器的设计中，其功耗和功耗延迟积的改进分别达到了9．9％和11．6％．     

基于钟控神经MOS管的多值双边沿D触发器设计

通过对钟控神经MOS管特性和冗余抑制技术的研究,提出了一种新型多值双边沿D触发器的设计方案．该方案利用钟控神经MOS管多输入栅加权信号控制、浮栅上的电容耦合效应及具有对浮栅进行初始化并将数据保存在浮栅上等特性,实现D触发器的多值输出．与传统触发器相比较,此多值触发器不但减少时钟冗余信号,降低电路功耗,提高电路效率,而且无需改变电路的结构就可实现不同基的多值D触发器．最后,采用0．25μm CMOS工艺,利用PSPICE模拟验证了所设计的电路具有正确的逻辑功能,并与相同功能多值D触发器比较,多值双边沿D触发器具有明显的低功耗特性．     

基于Majority逻辑门映射的电路面积优化

提出了一种采用三输入Majority逻辑门(M门)和反相器实现电路逻辑功能的电路面积优化算法.该算法首先用动态规划策略完成电路的AIG(And-Inverter Graph)切割,然后通过搜索适合M门覆盖的AIG子结构以及与门和M门之间的等效替代,将AIG转换为适合M门映射的MIG(Majority-Inverter Graph),最后用Ω法则和Ψ法则对MIG进行简化,得到节点数更少的MIG,从而实现基于M门映射的电路面积优化.优化算法用C语言实现,并用MCNC电路测试.结果表明,相比于逻辑综合工具ABC的结果,用M门映射后电路面积可得到平均约12%左右的优化.     

基于正反馈异或/同或门的低延时混合逻辑加法器设计

针对采用传输管逻辑设计的加法器存在阈值损失以及延时过高等问题, 结合正反馈原理, 提出无阈值损失的低延时正反馈混合逻辑加法器设计方案. 该方案首先分析传输管异或门阈值损失机理, 利用正反馈环电平锁定特性, 设计无阈值损失的正反馈异或/同或门; 然后利用有比逻辑特定晶体管的尺寸差, 以减少正反馈异或/同或门输出延时; 最后融合传输管逻辑、传输门逻辑和静态互补CMOS逻辑等的优点, 实现无阈值损失且低延时的混合逻辑加法器. 在TSMC 65nm CMOS工艺下, HSPICE仿真结果表明, 所设计电路与传输门加法器相比延时和功耗延时积分别降低12.75%和10.88%.     

基于CRM型三变量通用逻辑门的查表设计

讨论了逻辑函数的CRM展开与分类,给出了基于逻辑函数CRM展开的三变量函数P分类表、接线顺序以及P分类代表函数的接线方案.在此基础上提出了基于CRM型三变量通用逻辑门的查表设计方法,并给出了具体设计实例.     

基于和图的电流型CMOS三变量通用逻辑门设计

电流型电路具有高速、低功耗、带宽、设计方便、直观、易于实现多值逻辑电路等优点。阈算术代数系统的提出为电流型电路的设计提供了更符合电流信号运算特点的系统方法，而和图是将逻辑函数转化为阈算术函数的图形表示方法。本文在谱技术的基础上，提出了一种新的和图与谱系数图的转换方法，设计了一种基于和图的电流型CMOS三变量通用逻辑门，即三变量特征阈值逻辑门，可实现任意的三变量阈值函数。     

基于可控阈开关的电路设计

本文讨论了可控阀开关的三种应用。建立了实现阈值控制电路的开关运算,设计了三值电流型ＣＭＯＳ施密特电路。在利用电流求和信号并引入阈值控制技术后,设计了具有简单结构的ＥＣＬ全加器。ＰＳＰＩＣＥ模拟证明了所设计的电路具有正确的功能和理想的特性。     

比较逻辑的研究

本文引入几种比较运算,并讨论了它们的表示、有关性质及其在处理逻辑函数中的应用。此外,还提出了使用晶体管的比较逻辑门及通用比较逻辑门的设计。作者认为,由于比较运算揭示了电路中开关元件的作用实质,因此,充分利用晶体管功能的比较逻辑单元,可在数字集成电路的设计中得到应用。     

基于电流型CMOS电路的阂值逻辑门

本文讨论了闭函数的定义和性质，简要地介绍了电流型CMOS电路的代数理论.在此基础上提出了用电流型CMOS电路实现闭值逻辑门的新方法.与以往的阂值逻辑门相比，它具有较简的电路结构.     

基于互补型SET的通用阈值逻辑门设计

与MOS管相比,单电子晶体管(SET)具有超低功耗、超高集成度等优点,被认为是可能取代MOS管的新一代量子器件的主要竞争者.在简要介绍SET特性及通用阈值逻辑门(UTLG)的基础上,沿用CMOS逻辑电路的设计思想,提出了功能强大的基于互补型SET的三变量UTLG实现方案.利用一个UTLG辅之少量门电路就可实现全部256个三变量逻辑函数.通过实例说明了利用查表设计进行UTLG综合的过程.对所设计的SET电路进行了Pspice仿真,结果表明,基于SET的UTLG以及用UTLG实现的全比较器均具有正确的逻辑功能.