基于RTD可编程逻辑门的数字电路3层网络综合算法

随着集成电路的不断发展,CMOS器件的工艺逐渐达到其物理设计极限,研究新器件和新设计方法成为集成电路继续发展的必经之路. 阈值逻辑门因具有强大的逻辑功能而备受关注,共振隧穿二极管（RTD）因其负阻特性在设计阈值逻辑门时更具优势. 由于阈值逻辑门与二进制神经元模型有相似之处,因此可用神经网络模型实现逻辑函数,从而为电路设计提供新的思路. 对基于RTD可编程逻辑门的3层网络算法中的隐层综合算法进行了改进,提出采用汉明距离最大优先覆盖的方法对真向量进行覆盖,从而提高了真向量的覆盖效率,减少了隐层函数个数,并采用真假向量标记的方法简化了隐层综合算法.提出的算法比原隐层综合算法简单,进一步简化了基于RTD可编程逻辑门实现n变量函数的电路.     

基于RTD的三变量特征阈值逻辑门及通用阈值逻辑门设计

单双稳态转换逻辑单元（MOBILE）能够充分发挥共振隧穿二极管（RTD）的负内阻和快速开关转换特性，且由MOBILE构成的电路能方便地实现阈值逻辑功能。利用谱技术将三变量阈值函数分为3类；结合阈值逻辑电路的特点，分别对三变量特征阈值函数和34个具有代表性的阈值函数进行分析和比较；设计了基于RTD的新型三变量特征阈值逻辑门及通用阈值逻辑门。通过HSPICE仿真和功耗测试，验证了所设计的电路不仅具有正确的逻辑功能，而且有效减小了电路面积、降低了功耗和成本。     

融合抽象层级变换和卷积神经网络的手绘图像检索方法

针对人工设计的描述子（HOG、SIFT等）在基于手绘的图像检索（Sketch Based Image Retrieval,SBIR）领域的局限性,提出了一种融合抽象层级变换和卷积神经网络构建联合深度特征描述子的手绘图像检索方法.首先,提取常规图像的边缘概率图,在此基础上进行不同抽象层级的图像变换,将抽象层级变换图像输入到深度神经网络并提取不同隐层的输出向量,最后,联合不同隐层的输出向量作为手绘图像检索的特征描述子（即联合深度特征描述子）.在Flickr15k数据库上对本方法进行了实验验证,结果表明：融合抽象层级变换和联合深度特征描述子的检索效果相较HOG、SIFT等传统方法有显著提高.本方法从图像预处理和特征描述子构建2个方面,对SBIR问题进行了改进,具有更高的准确率.     

面向鲁棒性的孪生有界支持向量机分类算法

孪生有界支持向量机（Twin Bounded Support Vector Machine,TBSVM）是近期提出的一种优秀的距离度量学习二分类算法。在TBSVM的目标函数中,使用L2范数距离作为度量准则,因此当训练样本中出现异常值或噪声时,L2范数距离的平方很容易夸大它们的影响。为了缓和这一问题,本文提出了一种鲁棒的基于L1范数距离度量的TBSVM分类算法（L1-TBSVM）。由于L1-TBSVM的目标函数中包含了非平滑的L1范数项,很难直接对它进行求解,故我们通过迭代增广向量来更新对角矩阵,直到目标函数值收敛到一个固定值,以此来获得最优解。该迭代算法简单有效,且易于实施。最后,通过合理的理论分析,以及在UCI数据集和人工数据集上的大量实验,检验了L1-TBSVM算法的可行性和有效性。     

用 Reed——Muller 型通用逻辑门综合组合函数的算法

本文提出了一种综合组合电路的算法 ，该电路使用了具有g 个数据选择 输 入 及 2k个数据输入的 Reed -Mu l ler 展开型通用逻辑门 （ g =n-1, n为独立变量数 ） ．     

数字逻辑的稳健神经网络实现

多层二进前向神经网络或布尔神经网络作为典型的人工神经网络模型，研究和应用的十分广泛，这里在分析数字逻辑基本运算和神经元关系后，提出了一种改进的利用三层前向感知器神经网络实现任意数字逻辑函数的新算法，该算法由稳健的感知器构造神经网络，并引入汉明距离化简、卡诺图化简和最小项抑制来降低网络的复杂性，由此算法构造的神经网络不但具有稳健性能，而且消除了对数字输入变量所作的变换，使其更加简单、规范，容错能力更强，可广泛应用于对数字电路设计、编码密码的研究。     

基于RTD的新型D锁存器设计

共振隧穿二极管（RTD）作为一种较成熟的量子器件,具有独特的负内阻特性,由RTD组成的单双稳态转换逻辑单元（MOBILE）能够很好地利用该特性进行数字电路设计.基于MOBILE,设计了一种新的RTD输出控制电路.该电路的优点是将RTD的正向和反向电流电压特性相结合,无须使用面积较大的三端器件,电路设计较便捷.采用RTD输出控制电路和HEMT器件,设计了一种新的D锁存器.该D锁存器采用高电平偏置电压,不仅可使MOBILE获得需要的高电平触发方式,而且电路具有自锁特性.HSPICE仿真实验证明,该D锁存器不仅电路结构简单,而且功耗低、速度快.     

基于最优脉冲和脉冲相关性的AMR自适应隐写算法

由于AMR(adaptive multimedia rate)语音在无线通信及移动互联网中的广泛应用,基于AMR压缩域的隐写算法已经逐渐出现.现有隐写算法具有明显的统计分布特性,因此其无法抵抗后继出现的多种隐写分析算法的检测.为了提高隐蔽性和统计安全性,本文提出了一种针对AMR固定码本(FCB,fixed codebook)的自适应隐写算法(简称为AFAS算法).基于AMR固定码本最优搜索原理和非零脉冲位置相关性,设计了嵌入代价函数和加性失真函数,并结合STC编码(syndrome-trellis codes)实现了AFAS算法.在12.2kb/s编码模式下,AFAS算法隐写后载密语音质量的PESQ(perceptual evaluation of speech quality)值较现有算法提高约8%;在抗隐写分析的能力方面,其平均检测错误率(TER)较现有隐写算法提高约10%.对比实验结果表明,AFAS算法较现有算法具有更好的听觉隐蔽性和统计安全性.     

包含无关项的MPRM展开式最小化算法

通过对包含无关项布尔逻辑函数SOP（Sum—of-Products）展开式和MPRM（MixedPolarityReed—Muller）展开式的研究,结合基于系数矩阵的FPRM（FixedPolarityReed—Muller）展开式极性转换算法,提出了一种包含无关项逻辑函数MPRM展开式最小化算法．首先将包含无关项逻辑函数SOP展开式转换为MPRM展开式,并用系数矩阵的形式表示;然后删除函数中的冗余变量,归纳出一种包含无关项MPRM展开式最小化算法,得到与项数较少的MPRM展开式;最后随机选取15个MCNC基准电路进行测试,结果表明该算法能有效地优化电路面积．     

基于SOPC的心电信号QRS波和ST段检测与识别

采用小波变换法和一种改进的基于状态机的极值对过零点检测算法在FPGA(现场可编程逻辑门阵列)硬件平台上实现了心电信号QRS波的检测和ST段特征点的提取,然后采用BP(反向传播)神经网络的方法在FPGA嵌入的软核niosII的软件平台上实现了对ST段的三种形态识别.通过小波变换和极值对过零点检测算法提取的ST段的数据作为BP神经网络的测试输入.用MIT-BIH数据库中的心电信号数据作为数据来源,选取Altera公司的FPGA开发板DE-2(EP2C35F672C6)作为验证平台,结果 R波峰检测和ST段的形态识别的正确率分别达到97.4%和96.8%,硬件资源共消耗4 309个逻辑单元,系统的整体延时时间为0.52s.结果表明该设计方案可以满足心电信号的实时分析.     

基于正反馈异或/同或门的低延时混合逻辑加法器设计

针对采用传输管逻辑设计的加法器存在阈值损失以及延时过高等问题, 结合正反馈原理, 提出无阈值损失的低延时正反馈混合逻辑加法器设计方案. 该方案首先分析传输管异或门阈值损失机理, 利用正反馈环电平锁定特性, 设计无阈值损失的正反馈异或/同或门; 然后利用有比逻辑特定晶体管的尺寸差, 以减少正反馈异或/同或门输出延时; 最后融合传输管逻辑、传输门逻辑和静态互补CMOS逻辑等的优点, 实现无阈值损失且低延时的混合逻辑加法器. 在TSMC 65nm CMOS工艺下, HSPICE仿真结果表明, 所设计电路与传输门加法器相比延时和功耗延时积分别降低12.75%和10.88%.     

基于CNFET的低功耗三值门电路设计

通过对碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)的研究,提出一种基于CNFET的低功耗三值门电路设计方案.该方案在分析CNFET结构及其不同尺寸的碳纳米管对应于不同阈值电压特性的基础上,以多值逻辑理论为指导,设计基于CNFET的三值反相器、与非门、或非门等单元门电路,最后利用HSPICE对所设计的电路进行仿真.结果表明:所设计电路具有正确的逻辑功能,与传统三值门电路相比,三值CNFET门电路平均传输速度提高52.7%,平均能耗节省54.9%.     

基于XOR门的静态逻辑电路功耗优化技术

提出了一种新的基于XOR门的静态逻辑电路功耗优化技术.通过极性转换,可迅速得到基于XOR门的静态逻辑电路的最优结构,达到优化功耗的目的.实验结果表明,本文提出的算法在功耗节省方面比其他同类算法更有效.     

基于忆阻器的SIMON轮函数电路设计

忆阻器由磁通量、电荷、电压、电流之间关系对称性推导得出, 被认为是继电阻、电容、电感之后的第四大无源元件, 具有记忆功能和非易失性等特点. 通过对忆阻器工作原理和电路模型的研究, 提出了基于忆阻器的SIMON轮函数电路设计方案. 该方案首先分析忆阻器模型结构和SIMON算法, 设计基于忆阻器的与、或、非门电路; 并在此基础上实现基于忆阻器的SIMON轮函数电路, 利用忆阻器的非易失性特性实现断点记忆功能; 最后在Cadence Virtuoso环境下, 仿真验证所设计电路的断电保存功能. 与传统CMOS电路比较, 基于忆阻器的SIMON轮函数电路减少了27.8%的元器件数量, 低功耗特性明显.     

基于门冻结技术的无冒险RS触发器设计

数字电路中的冒险现象不仅会导致电路的误操作,而且消耗了很多能量、增加了操作时间,因此在电路设计中冒险的检测和消除非常重要．文章介绍了门冻结技术的基本思想,以此为基础给出了基于F门的CMOS与非门、或非门的逻辑单元电路设计,并将其应用到RS触发器的设计中,经PSPICE模拟显示,与传统的同步RS触发器相比,所设计的基于F门的同步RS触发器电路不仅具有正确的逻辑功能,消除了冒险,而且使电路的功耗也得到了有效地降低。     

基于量子细胞自动机的三变量通用阈值逻辑门电路实现

新型纳米器件量子细胞自动机(QCA)是新一代电子器件强有力的竞争者.与CMOS相比,其组成的电路具有低功耗、高集成度和高速等优点.而与神经元结构功能相似的通用阈值逻辑门具有较强的逻辑功能.在介绍QCA结构、工作原理、逻辑器件以及三变量通用阈值逻辑门的基础上,提出了双输出三变量通用阈值逻辑门的QCA电路实现方案.通过设计实例展示了基于双输出三变量QCA通用阈值逻辑门的查表设计方法.利用双输出三变量QCA通用阈值逻辑门可实现3变量全部256个逻辑函数.设计的QCA电路均用QCA Designer软件进行了仿真模拟.结果表明所设计的电路具有正确的逻辑功能.