排序方式： 共有11条查询结果，搜索用时 203 毫秒
1.
在分析发射极耦合逻辑(ECL)电路的互补对偶特性基础上,指出了差分对的两个开关变量的不独立性及互补对偶特性,并设计了互补对偶结构的ECL三值D型锁存器.这种新型的D型锁存器电路比传统电路具有更简单的电路结构.它的输出是互补的双轨三值输出系统.应用这种新型锁存器设计的D触发器及时序电路将具有更简单的电路结构. 相似文献
2.
多层二进前向神经网络或布尔神经网络作为典型的人工神经网络模型，研究和应用的十分广泛，这里在分析数字逻辑基本运算和神经元关系后，提出了一种改进的利用三层前向感知器神经网络实现任意数字逻辑函数的新算法，该算法由稳健的感知器构造神经网络，并引入汉明距离化简、卡诺图化简和最小项抑制来降低网络的复杂性，由此算法构造的神经网络不但具有稳健性能，而且消除了对数字输入变量所作的变换，使其更加简单、规范，容错能力更强，可广泛应用于对数字电路设计、编码密码的研究。 相似文献
3.
提出一种基于单电子晶体管的新型电路结构--R-SET结构,并从R-SET结构的反相器着手对该结构电路的工作原理和性能进行了分析.构造出基于R-SET结构的或非门、一位数值比较器、SR锁存器和D触发器.通过对各电路进行SPICE仿真,验证了各电路的正确性.最后对R-SET和互补型SET 2种结构的D触发器进行性能比较,得出R-SET结构的D触发器具有结构简单,功耗低,延时小的特点. 相似文献
4.
鉴于传统的多值ECL（发射极耦合逻辑）电路需要多个参考源的弊端,提出了采用对称输入输出的ECL电路结构,并设计了构成三值电路完备集的对称输入输出三值ECL文字电路和取大电路,这种电路形式可以减少ECL电路的参考电平数量,并具有更简单的电路结构,电源电压绝对值较低,并且电路功耗也有所降低． 相似文献
5.
在分析了单电子晶体管(SET)的I-V特性后,通过对SET背景电荷的设置,使之具有类似PMOS或NMOS的电学特性;同时将传输电压开关理论引入到SET的电路设计中,并用单栅极SET实现了该理论的基本运算电路.随后以异或门和一位比较器为例,利用这些基本运算电路,进行了基于SET的开关级电路设计.最后,利用Pspice软件验证了所设计的电路逻辑功能正确,设计方法可行;电路的输入输出高低电平一致,具有良好的电压兼容性,易于级联.仿真结果表明,与基于互补结构设计的SET电路相比,基于开关级设计的SET电路具有结构简单、功耗低、延迟小的特点. 相似文献
6.
在深入分析MCML和TG的电路特点后,提出将2种结构结合起来进行数字电路设计的思路.该混合结构主要由MCML和TG共同构成,MCML结构产生控制信号,TG进行信号的传输.并以三值T门和三值D锁存器电路为例,验证了这种设计思路的可行性.通过Hspice软件,采用TSMC 0.18 μm CMOS工艺,供电电压1.8 V,对所设计的电路进行仿真,分析结果表明：电路逻辑功能正确;输入输出高低电平一致,具有较好的电压兼容性;功耗保持MCML结构的优势,基本与频率无关;与传统的CMOS电路相比,取得了较大的延迟优化. 相似文献
7.
在分析了射极耦合逻辑(ECL)电路限加-取小物理结构的特点后,引入矩阵形式来表示电路的输出函数;定义了适用于ECL电路设计的矩阵运算,并分析了矩阵的可限加分解性、函数的凸性等特性;然后通过矩阵变换,将多值逻辑函数分解为适合ECL电路实现的子函数,从而得到对应电路.举例说明了分解过程和具体ECL电路的设计过程.例证表明,该方法是可行的,并且直观、易操作. 相似文献
8.
在分析了射极耦合逻辑（ECL）电路限加-取小物理结构的特点后,引入矩阵形式来表示电路的输出函数;定义了适用于ECL电路设计的矩阵运算,并分析了矩阵的可限加分解性、函数的凸性等特性;然后通过矩阵变换,将多值逻辑函数分解为适合ECL电路实现的子函数,从而得到对应电路．举例说明了分解过程和具体ECL电路的设计过程．例证表明,该方法是可行的,并且直观、易操作． 相似文献
9.
本文运用作者最近提出的适用于射极藕合逻辑电路(ECL)设计的代数系统进行了3-2译码器及2-3编码器的ECL电路设计.它们不仅结构简单,而且适用于做成全译码电路及通用编码电路. 相似文献
10.
从双边沿触发器的特点出发,提出了一种双边沿动态触发器的设计方案,该触发器结构较其他几种设计方案简单。用PSPICE程序模拟证实该种触发器具有正确的逻辑功能,并且平均功耗较小。文章还介绍了该双边沿触发器在时序电路中的应用． 相似文献