100MeV强流回旋加速器射频数字低电平系统研制

介绍了100MeV射频低电平控制系统的设计及其桌面实验的组成. 通过实测, 验证了他激模式下幅度控制环路和相位控制环路中实现数字式控制的可行性. 初步测试数据及调试过程均表明数字式控制可用于100MeV回旋加速器的射频低电平控制系统.     

强流重离子RFQ加速器高频反馈控制研究

低能量强流重离子直线加速器装置(LEAF)是一台面向核天体物理、原子物理与材料辐照等多学科研究的强流高电荷态重离子直线加速器,由中国科学院近代物理研究所承担建设。LEAF强流离子束加速主要通过一台四翼型连续波RFQ实现,为实现其腔体各种复杂工况下的频率、幅度及相位的稳定控制,高频控制系统采用数字化低电平的方案。此低电平系统针对LEAF-RFQ的特殊要求开发了自动跟踪频率、双路功率源驱动、混合离子束快速切换相位等独特功能,实现了稳定地载束运行。同时,利用上位机程序实现了腔体的一键自动操作。     

基于MTCA的HLS-Ⅱ直线加速器低电平系统改造

合肥光源(HLS-Ⅱ)在重大维修改造之后,其光源性能有了很大的提升。为了进一步实现连续、平稳地供光,需要对其进行恒流改造。恒流运行要求直线加速器的微波功率源有长期的稳定性与可靠性,旧的模拟低电平控制系统满足不了要求。本文基于微型电信计算平台(MTCA)设计实现了数字低电平控制系统,控制微波功率源的幅度和相位,它由以FPGA为核心的数字板卡、射频板卡、 MTCA机箱以及频率合成系统组成。该数字低电平系统工作在2 856 MHz的S波段,在线运行幅度稳定度达到0.04%,相位稳定度达到0.2°,满足恒流改造对直线加速器数字低电平系统0.25°相位抖动RMS值的相位精度要求。     

CSNS RCS射频系统双谐波模式低电平控制模拟实验

介绍了中国散裂中子源/快循环质子同步加速器一期工程(CSNS-Ⅰ/RCS)拟采用的双谐波加速方案。针对该方案需要在加速周期内对8个射频腔之一进行工作模式切换的特殊要求,对设计实现的基于现场可编程门阵列（FPGA）技术的数字化低电平控制系统采取了一系列优化措施,包括模式切换时段控制回路的开环、功率源两级调谐回路的错时闭环等。在射频系统样机平台开展的模拟实验表明该低电平控制系统动态性能良好,双谐波方案可行性得到了一定程度的验证。     

中国散裂中子源直线射频低电平远程控制软件研制

中国散裂中子源一期工程的直线加速器,共有8套数字化射频低电平控制单元,射频低电平的本地控制属于EPICS的异构系统,无法直接与EPICS客户端进行通信。通过在射频低电平本地控制上位机程序中嵌入一个C#类型的EPICS服务器程序,实现了使用EPICS客户端对射频低电平系统的远程控制, 从而把射频低电平控制系统接入基于EPICS框架的控制系统中。直线射频低电平远程控制投入在线运行以来,运行稳定可靠。     

快循环同步加速器射频加速电压幅度的数字化控制

 中国散裂中子源(CSNS)快循环同步加速器（RCS）中的射频低电平控制系统是基于FPGA的全数字控制系统,旨在完成对射频频率、加速电压和同步加速相位的控制。介绍了CSNS/RCS射频系统的低电平数字化控制设计方案,并着重对射频加速电压幅度控制回路进行了分析与讨论。电压幅度控制环路通过射频电压幅度信号与电压幅度设定值的比较,得到误差信号。误差信号经过控制器来控制输入到射频腔的功率,以达到稳定和改变腔压的目的。通过对控制对象的分析和建模,得到了满足系统要求的控制器。详细介绍了数字系统的实现,尤其是信号的解调和控制算法的实现。用ALTERA公司的DSP builder进行数字控制系统开发,系统仿真结果表明,环路误差信号大约于10 μs（400个系统时钟）后归于0,整个电压幅度控制环路能稳定运行。     

STF数字微波低电平系统研究

STF是KEK为国际直线对撞机(ILC)建立的试验装置. 在STF中, 数字微波低电平系统用于控制超导腔的RF相位和幅度. 在没有实际腔运行的情况下, 设计了一个基于FPGA技术的实时超导腔模拟器, 用于测试微波低电平系统的硬件和算法. 超导腔的数字控制器用FPGA实现, 其中采用了PI反馈控制和前馈控制算法. 测试表明, 超导腔模拟器和控制器都工作良好, 可用于STF微波低电平系统的进一步开发.     

SSRF高频低电平系统

整个高频系统包括谐振加速腔、高频功率源和180kW发射机、低电平控制与连锁保护.高频工作频率为499.65MHz.SSRF 500MHz低电平控制系统由信号源、反馈控制回路(频率调谐环路、相位控制环路、幅度控制环路)和连锁保护等构成.加速器高频腔控制系统的稳定性是加速器设计中一项重要指标,特别是在高流强条件下,更是对高频的稳定性提出了较高的要求.如何在加速器中合理地利用先进技术,是整机工作在稳定可靠而又易于控制的状态是低电平系统分析与设计的任务.由于高频系统庞大,低电平控制的对象复杂,作为加速器高频系统中的控制,无论其基础理论还是电子线路,在其各自的领域中都属于比较成熟的东西,但将他们结合起来,组成一个系统并要求系统性能最优,也有一些特殊的难度和要求.例如强束流与加速腔之间的耦合,用腔到束流的传递函数来描述,都是其他系统控制领域中所没有的问题,又要考虑几百千瓦的微波功率器件,它们之间还存在着复杂的耦合,这都增加了系统设计的难度.同时各种回路组成系统时,随机产生的干扰信号也是必须考虑的因素.SSRF系统对低电平控制的要求:1)使各腔间电压相位一致;2)使总加速电压和幅度稳定;3)使腔的频率正确调谐;4)发生异常状态时,保证设备的安全连锁.本文介绍了这个系统的构成和原理、技术指标、安装调试和测试结果     

中国散裂中子源/快循环同步加速器束流负载效应的补偿

针对强流质子同步加速器中的束流负载效应,基于中国散裂中子源/快循环同步加速器射频系统样机,在不降低腔体Q值的前提下,以数字化低电平控制为主要技术手段,对束流负载效应进行补偿。提出完整的由多控制环路组成的束流负载效应补偿方案。该方案主要由引入自适应算法的束流前馈和高带宽低延时的射频直接反馈,以及在束流负载下对腔体谐振状态进行控制的腔体预失谐和动态调谐等组成。     

基于可编程逻辑阵列的速调管预失真模型

合肥红外自由电子激光（IR-FEL）是一个工作在中红外和远红外波段的自由电子激光装置,为达到其设计指标,需要使用低电平系统（LLRF）对加速腔内加速场的幅度和相位进行监测和控制。但是速调管的输入输出非线性特性,使得近饱和区控制增益降低,导致了反馈效率的降低。设计了基于可编程逻辑阵列（FPGA）的预失真模型对速调管的幅度非线性特性进行修正,并且对2048节点直接查找表算法和32节点线性插值查找表算法进行了比较和在线实验。比较结果显示,在准确度满足要求情况下,直接查找表算法比线性插值查找表算法延迟减少25%,并且资源消耗量要少于线性插值查找表算法。采用基于直接查找表算法的预失真模块在东芝E3729型号速调管上进行了反馈效率的比较,添加预失真模块后反馈效率提高了43%。     

基于滑模极值搜索的SSC-LINAC RFQ调谐系统设计与测试

将滑模极值搜索算法引入基于腔体反射信号的SSC-LINAC射频四极场加速器(Radio Frequency Quadrupole, RFQ)腔体频率稳定系统设计中,结合Lyapunov稳定性理论和SSC-LINAC RFQ高频系统的特点,对滑模极值搜索算法的控制增益和参考信号进行改进;通过求解微分方程,得到腔体反射信号关于时间和调谐杆位置的函数。通过软件仿真和设计硬件系统,对基于滑模极值搜索算法的调谐过程进行仿真与实际测试,结果显示,所设计的频率稳定系统能够在较短时间内实现SSC-LINAC RFQ腔体功率自动馈入过程且频率稳定度满足设计指标要求,通过了长时间稳定性试验。证明了将滑模极值搜索算法应用于高频谐振腔调谐工作的可行性。     

Study on transient beam loading compensation for China ADS proton linac injector Ⅱ

Significant transient beam loading effects were observed during beam commissioning tests of prototype II of the injector for the accelerator driven sub-critical(ADS) system, which took place at the Institute of Modern Physics, Chinese Academy of Sciences, between October and December 2014. During these tests experiments were performed with continuous wave(CW) operation of the cavities with pulsed beam current, and the system was configured to make use of a prototype digital low level radio frequency(LLRF) controller. The system was originally operated in pulsed mode with a simple proportional plus integral and deviation(PID) feedback control algorithm,which was not able to maintain the desired gradient regulation during pulsed 10 m A beam operations. A unique simple transient beam loading compensation method which made use of a combination of proportional and integral(PI) feedback and feedforward control algorithm was implemented in order to significantly reduce the beam induced transient effect in the cavity gradients. The superconducting cavity field variation was reduced to less than 1.7% after turning on this control algorithm. The design and experimental results of this system are presented in this paper.     

A digital low-level radio-frequency system R&D for a 1.3 GHz nine-cell cavity

To test and verify the performance of the digital low-level radio-frequency (LLRF) and tuner system designed by the IHEP RF group, an experimental platform with a retired KEK 1.3 GHz nine-cell cavity is set up. A radio-frequency (RF) field is established successfully in the cavity and the frequency of the cavity is locked by the tuner in ±0.5° (about ±1.2 kHz) at room temperature. The digital LLRF system performs well in a five-hour experiment, and the results show that the system achieves field stability at amplitude <0.1% (peak to peak) and phase <0.1° (peak to peak). This index satisfies the requirements of the International Linear Collider (ILC), and this paper describes this closed-loop experiment of the LLRF system.     

HIRFL数字化高频低电平控制系统研究

在HIRFL加速器系统中, 需要对射频加速电压的幅度和相位进行精确控制,以实现对重离子的精确俘获、 加速和引出。传统的幅度、相位稳定控制系统采用幅度和相位两个反馈闭合环路来分别稳定腔体电压的幅度和相位。 数字化高频低电平控制系统(LLRF) 基于可编程逻辑门阵列（FPGA）和数字信号处理（DSP）, 采用直接数字频率合成（DDS）与数字正交调制解调（I/Q）技术来实现对高频功率源的控制。 相位控制精度更高, 系统更加稳定。 目前控制系统在假负载上通过了长期稳定性的实验和高功率实验, 幅度偏差小于或等于±1％, 相位偏差小于或等于±0.5°。 In order to ensure that the beam quality is well enough, we need to precisely control the frequency, amplitude and phase of cavity electric field. Traditional control system consists of amplitude loop and phase loop. And these two loops control amplitude and phase stability respectively. The digital low level radio frequency (LLRF) system, which uses advanced digital control technology, needs only one feed back loop to control amplitude and phase stability. The phase control precision and stability of the system are higher than the traditional control system. The LLRF system is based on field programmable gate array (FPGA) and digital signal processing (DSP), and implemented by direct digital frequency synthesis (DDS) and digital orthogonal modulation and demodulation (I/Q) technology. The digital LLRF system has been tested in a long term stability and high power experiments. The amplitude deviation is lower than ±1%, and phase control accuracy is within ±1°.      

LLRF超导腔体控制系统的测试

中国科学院近代物理研究所自主研发的ADS注入器Ⅱ第一代高频低电平(LLRF)控制系统,工作频率为162.5 MHz;LLRF系统是由基于I/Q采样的正交解调技术构成的全数字闭环反馈控制系统,其主要功能是实现超导腔腔体电压幅值稳定控制、相位稳定控制与腔体谐振频率控制;LLRF控制系统在液氦温区超导腔上进行了系统稳定度和性能的在线测试,根据实验数据计算得超导腔体电压幅度稳定度为±3.4‰,相位稳定度为±0.3°,腔体表面峰值电场(Epk)能长时间稳定在25.1 MV/m。通过实验测试,检验了LLRF控制系统的性能,并对测试过程中出现的问题进行了分析,为将来超导腔LLRF控制系统运行积累了经验。     

FPGA-based amplitude and phase detection in DLLRF

The new generation particle accelerator requires a highly stable radio frequency（RF） system. The stability of the RF system is realized by the Low Level RF（LLRF） subsystem which controls the amplitude and phase of the RF signal. The detection of the RF signal＇s amplitude and phase is fundamental to LLRF controls. High-speed ADC（Analog to Digital Converter） ,DAC（Digital to Analog Converter） and FPGA（Field Programmable Gate Array） play very important roles in digital LLRF control systems. This paper describes the implementation of real-time amplitude and phase detection based of the FPGA with an analysis of the main factors that affect the detection accuracy such as jitter,algorithm＇s defects and non-linearity of devices,which is helpful for future work on high precision detection and control.     

FPGA-based amplitude and phase detection in DLLRF

The new generation particle accelerator requires a highly stable radio frequency (RF) system. The stability of the RF system is realized by the Low Level RF (LLRF) subsystem which controls the amplitude and phase of the RF signal. The detection of the RF signal's amplitude and phase is fundamental to LLRF controls. High-speed ADC (Analog to Digital Converter), DAC (Digital to Analog Converter) and FPGA (Field Programmable Gate Array) play very important roles in digital LLRF control systems. This paper describes the implementation of real-time amplitude and phase detection based of the FPGA with an analysis of the main factors that affect the detection accuracy such as jitter, algorithm's defects and non-linearity of devices, which is helpful for future work on high precision detection and control.