基于FPGA的大容量数据高速采集系统的设计

介绍了一种基于DDR2 SDRAM与USB 2.0接口的大容量数据高速采集系统,该系统以FPGA为控制核心;利用FPGA的内部模块化的编程、DDR2 SDRAM的大容量存储以及USB 2.0接口的高速传输能力实现了数据的高速采集、大容量存储和传输;该系统支持热插拨和即插即用,使用方便;实验结果表明该系统可以实时高速的进行数据采集、存储和传输,最高传输速率可达20 MByte/s;在信号的高速采集领域有着很高的应用价值。     

基于FPGA的DDR3控制器存储设计与验证

DDR3 SDRAM是第三代双倍数据传输速率同步动态随机存储器,DDR3具有高速率、低电压、低功耗等特点[1][2]。在DDR3控制器的实际使用中,如何将用户需要存储的数据在DDR3中快速存储非常重要,如果数据被送到DDR3接口的速度低,则会影响DDR3的存储速度,同时影响DDR3的实际应用,因此,针对DDR3存储器设计存储控制有重要的意义[2]。基于此设计主要分为低速读写控制与高速流读写控制,低速读写控制主要用于小数据量的操作,高速流读写控制主要用于批量数据的存储操作。此设计在FPGA上通过了大量数据读写的验证,证明数据存储的正确性。经过测试,在高速流读写模式下,DDR3存储控制设计的带宽利用率最大为66.4%。此设计在功能和性能上均符合系统总体设计的要求。     

基于SOPC的光信号数据采集解调系统设计

设计并实现了一种基于可编程单片式系统(SOPC)开发平台的光信号数据采集解调系统。通过现场可编程门阵列(FPGA)设计完成了光信号数据的采集、解调以及FLASH数据的实时存储和TCP/IP数据的实时传输。通过系统测试,验证了该系统具有工作性能稳定、功能完备、实时性高、适用范围广、可裁剪、可扩展等优点,在激光测试、光电信号处理等领域具有广泛的应用价值。     

基于PXIE的信号完整性测试系统设计

为了满足运载火箭遥测系统中信号完整性测试的需求,研制了一套基于PXIE的高速数据采集系统;该系统采用多机箱级联设计,最大采样通道数为48,单通道最高采样率达250 MS/s,数据实时存储速度高达750 MB/s;系统软件平台采用Labview开发,具有良好的人机交互性;通过试验验证,测试系统工作稳定,能较好的满足测试需求,同时该系统的设计方法为同类高速数据流盘的设计提供了一种思路。     

基于CPLD的多路瞬态冲击信号存储测试系统设计

为了对水平碰撞、跌落等环境试验中的多路瞬态冲击信号进行测试,基于CPLD设计了多路瞬态冲击信号嵌入式存储测试系统。系统采用高速串行AD转换芯片作为数据采集的执行器件,实现了多路冲击信号的同步高速采集;利用铁电存储器对采集到的信号进行在线存储;设计了USB接口模块,实现了PC机与测试系统之间的通信,并在LABVIEW环境下设计了数据回读软件;经试验验证了测试系统的正确性和可靠性。     

基于CH378的便携式高速数据采集系统设计与实现

针对数据采集系统在速度、容量和体积方面的需求,文中提出了一种基于FPGA的便携式高速数据采集系统方案,采用可充电锂电池作为供电电源,采用FPGA控制读写大容量Flash数据作为高速数据缓冲,控制USB接口芯片CH378完成对U盘的读写操作,实现大容量数据的可靠和便携存储;详细介绍了该测试系统的设计背景、硬件电路的设计依据、固件程序的设计思想和测试系统的具体实现;实验结果表明,该系统具有成本低、通用性强、可靠性高、便携式操作等优点,能够实现数据的高速采集,海量存储,实现了脱离计算机直接存储数据至U盘的功能。     

一种多通道高速数据采集系统软件北大核心CSCD

多通道高速数据采集软件面临:被测信号多样化,通道设置及管理难度大;传输数据并发量大,传输稳定性和瞬时传输速度要求高;测量数据量大,后处理及速度快;实验数据重要性高,测试软件必须稳定可靠的挑战。软件采用模块化+图形化设计,使用SCPI命令对设备及通道进行设置;测试了75台示波器同时上传数据的传输速度;对比了LabVIEW波形显示和GDI+波形绘制的区别;完成了上位机故障情况下数据获取功能设计。结果表明:该数据采集软件可完成75台示波器的管理,实现300通道数据的上传、处理、显示、存储。100 kpts存储深度300通道数据上传时间为9.7 s,300通道波形刷新时间为0.91 s。     

一种基于PXI和LabVIEW的通用数据采集系统

针对某测试系统中提出的多种类型信号、多通道的数据采集要求,采用PXI采集硬件设计了一种可通过工作站进行远程控制的多通道数据采集系统。使用LabVIEW 2013编写了采集控制程序,实现了物理通道的配置、数据的采集、实时显示、存储及回放等功能。配置通道时,通过运用配置文件存储不同试验的通道信息,使系统具有做不同试验的能力;数据采集时,通过多任务的并行执行,提高了程序的执行效率;数据回放时,采用分页访问的形式,解决了回访数据量大的问题。测试结果表明：该系统能够很好地满足项目测试要求,适用于在其信号类型和路数范围内的各种测试任务,具有很强的通用性。     

基于FPGA高速数据采集与存储系统的设计

对高速数据采集系统进行了研究,基于其采集速率的问题,提出了一种基于FPGA的高速数据采集系统。利用FPGA实现对12bit的A/D转换器ADC12D800的控制,使用其1.6Gsps双沿采样工作模式完成对400MHz以下高频信号的数据采集。通过设计数据存储方式来降低数据传输速率,使数据经USB传至PC机来实现高频信号地实时采集与存储。实验结果表明它可以实时、高效地完成数据采集,可以应用到雷达、通信、电子对抗等领域。     

一种高速图像数据记录器设计

针对摄像机输出的高速数字视频信号的存储需求,设计了一种图像数据记录器,实现了对数据的存储、回传和转发等功能。图像数据接收采用点到点LVDS模式,存储电路选用K9WBG08U1M作为存储介质,使用CY7C4285V-15构成数据缓冲电路。通过采用交错双平面模式对FLASH进行页编程和对坏块的特殊处理使记录器很好的实现了对30.72MB/s高速数字视频信号的存储。测试结果表明,该记录器能够准确记录图像信息,图像还原后清晰准确。     

表面质量检测系统中超高速图像数据采集与处理平台的设计与实现

以钢板表面检测图像数据采集与处理的应用为背景,设计了3GSPS（Giga Samples Per Second）超高速数据采集与处理平台。采用时钟双边沿采样的方式提高采样率,使得系统最高采样率达到3GSPS,采用FPGA芯片解决了ADC采样后高速数据的采集与存储的难题。该平台的通用性以及灵活性较强,可在钢板表面检测图像系统中得到广泛的应用。     

Development of afterglow time test system for nanosecond fluorescent screen of low-level-light image intensifier北大核心CSCD

The time characteristics of fluorescent screen is one of the important parameters to evaluate the performance of image intensifier. At present, there is no measurement method for the afterglow time of nanosecond fluorescent screen of low-level-light image intensifier. Based on the traditional test scheme of image intensifier afterglow time, a afterglow time test system for nanosecond fluorescent screen was developed. This system used a high-speed signal generator with the sampling rate of 250 MHz to complete the excitation of the laser diode light pulse, and a photomultiplier tube was used with the descending time of 0.57 ns to complete the photoelectric conversion of the fluorescent screen light signal. The weak photocurrent signal of μA magnitude was amplified and converted to a single-terminal differential circuit to complete the AD conversion in AD9684. Then the digital luminance information of the fluorescent screen was stored in the double data rate SDRAM (DDR) unit after field programmable gate array (FPGA), and the host computer sent instructions to read the DDR memory. The USB3.0 high-speed transmission protocol was used to transmit data to the host computer. In the data processing, the Kalman filtering and fast finding falling edge algorithm were used to realize the accurate measurement of noise filtering from collected data and afterglow time. The test results show that the proposed afterglow time test system for nanosecond fluorescent screen can effectively test the image intensifier with ultrafast optical characteristics. The afterglow test results of P47 phosphor reaches 118.094 4 ns, and the repeatability reaches 2.08%. © 2022 Editorial office of Journal of Applied Optics. All rights reserved.     

基于DSP的激光自混合干涉测振仪信号采集与处理系统

结合三角波电流调制型激光自混合干涉技术,设计了基于DSP的数据采集与处理系统,完成了对来自光电探测器的干涉信号的采集与处理。该系统接口电路简单灵活,具有采样频率可由程序设置、采集速度和精度较高,并且可以实现6通道同步采样转换的特点。实验结果表明,该数据采集与处理系统完全能够满足高速交变激光自混合干涉信号的采集与处理在实时性和高精度方面的要求。     

高重频束流采集处理器原型样机的设计

为了实现对高重频硬X射线自由电子激光装置(SHINE)条带型BPM(Beam Position Monitor)系统信号的数字化采样和处理,研制了高重频束流采集处理器原型样机。处理器拥有四通道输入,最高达1 GSps的采样率,16 bit采样位数,采用XILINX公司带有嵌入式CPU(Central Processing Unit)的ZYNQ系列FPGA(Field Programmable Gate Array),可以运行Linux系统,同时可以实现高速采样数据的缓存与读出。处理器采用子母板结构设计,子板为ADC(Analog To Digital Converter)采样板,母板为FPGA数字处理板,子母板通过FMC(FPGA Mezzanine Card)接口进行数据传输。ADC采用JESD204B协议进行数据传输,子母板间通过16对差分信号连接通道,最大总传输速率达到80 Gbps。ADC采样数据传入数字母板后,经过FIFO和DDR的缓存,最后通过TCP/IP协议由RJ45接口传输到上位机进行处理和分析,RJ45接口的数据传输速率约为900 Mbps。经过测试,ADC采集子板的带宽高于480 MHz,且在480 MHz带宽内有效位高于10位。FPGA数字母板运行经Petalinux编译的Linux系统,可以实现对连续或者触发模式下,四通道一百万个采样点的存储与数据传输。整个设计可以满足设计要求。     

20GSa/s高速采集模块设计与实现

现代电子信号测试带宽已超过吉赫兹,对采样率达几十吉赫兹的高速数据采集与存储提出更高的要求,而现有的模拟数字转换(ADC)芯片只有几个吉赫兹的采集速率,不能直接满足对于超高采样速率的需求。文中提出了基于多片ADC并行交叉采样的20GSa/s高速采集与存储的设计方案,重点介绍了20GSa/s高速交叉采样的实现方式及误差来源和误差校准、交叉采样需要高速时钟的相位校准设计及具体校准方式、不同时钟域下160Gbps高速采集数据存储等核心技术,利用现有的高速ADC,最终实现了高达20GSa/s的数据采集与实时存储。     

USB3.0接口在数据存储系统中的应用

USB3.0的传输速率最快可达5Gbps,因此,为实现大量数据的快速稳定传输,介绍了一种以FPGA为控制核心,DDR2 SDRAM为高速大容量缓存,USB3.0为记录器与计算机进行数据通信接口的高速数据传输系统,通过模块硬件电路及软件协议实现了数据的高可靠性稳定传输,解决了大容量记录器的数据传输速度瓶颈。经长期试验证明：该接口传输速度可稳定到达150M/s,且数据可靠无误,满足任务设计要求。     

用于SCA ASIC测试的数字读出模块设计

高速开关电容阵列(SCA)具有高速采样、低功耗的特点,基于SCA的高速波形数字化是目前高精度时间测量的一个重要研究方向。为此,我们开展SCA芯片的研究,目前已设计完成原型ASIC设计,并正在进行后续版本的改进设计。为便于未来多版本ASIC的测试和评估,需设计具有一定通用性的数字读出模块,本论文工作主要介绍此模块的设计工作以及相应的数据读出软件。数字读出模块基于FPGA实现对待测ASIC的控制、配置及数据读出,采用DDR3片外存储芯片,使用USB3.0等接口进行数据传输;上位机软件基于Python3.7设计,实现了数据采集与波形绘制等功能。目前已使用设计完成的数字读出模块对第2版SCA ASIC进行了初步的测试,测试结果表明,此读出模块工作正常,且SCA芯片输出结果符合预期。     

基于USB3.0的高速数据传输电路的设计

针对大容量数据记录器与外围计算机之间的数据通信时间长速度慢的问题,借助USB3.0接口良好的向后兼容性、易于使用性、可热插拔性、传输速度快等特点,设计了以FPGA为主控单元, DDR2 SDRAM作为高速大容量缓存,USB3.0接口作为与计算机进行数据通信接口的高速数据传输电路系统。采用外接I2C接口的EEPROM作为USB3.0接口芯片的启动方式;通过专用的线性稳压器为DDR2提供稳定的参考电压和吸收电流;最后详细介绍了USB3.0接口芯片的固件程序配置和FPGA控制模块的逻辑设计。实验测试结果表明,通过USB3.0接口该系统数据传输速度达到149.29M/S,且数据传输可靠。     

基于FPGA的超高速线阵CCD信号采集系统的设计与实现

线阵CCD已广泛应用于在线检测、图像识别等系统,目前高帧率采集系统多在200~500Hz之间。高速线阵CCD采集系统,如1K甚至10KHz以上的采集要求,设计难度大,电路实现复杂,需要专用处理器,产品成本高,提出了一种采用并行高速FPGA驱动线阵CCD,通过常规分立元件完成模拟信号处理,实现数字信号实时传输的方案。该方案不仅简化了硬件设计上的难度,在同等性能情况下,可实现每秒万帧的高速采样,大幅度降低了成本。方案选用Altera FPGA作为控制核心,实现高速信号采集的同时,在片上实现一定的图像算法,不仅加速了图像处理速度,同时降低了计算机的处理压力。最后,本电路通过USB2.0接口,完成数据的实时传输。设计具有高帧率、高灵敏度、性能稳定,便携使用等特点,同时还有一定的通用性,已应用于一些光学系统中。     

多维立体化高速摄影测量系统实时精准控制技术

在飞行试验过程中,高速摄影测量站点呈现数量多、分布散且人机分离的特点,为了同时获取起飞着陆段2个分离区域的多目标实时测量数据,基于组播概念提出了一种分布式高速摄影网络系统,设计了一种高效的无关联信号高速像机触发判据算法,通过实时获取多种机载以及动平台数据,通过图像处理的方法完成多维立体化高速摄影测量系统的实时精准智能控制与海量数据的实时卸载,实现8台不同类型高速像机的测试影像智能获取,测量系统误触发率降低至0.76%,有效提高了工作效率,保证了飞行试验数据的准确性和高效性。