USB3.0接口在数据存储系统中的应用

USB3.0的传输速率最快可达5Gbps,因此,为实现大量数据的快速稳定传输,介绍了一种以FPGA为控制核心,DDR2 SDRAM为高速大容量缓存,USB3.0为记录器与计算机进行数据通信接口的高速数据传输系统,通过模块硬件电路及软件协议实现了数据的高可靠性稳定传输,解决了大容量记录器的数据传输速度瓶颈。经长期试验证明：该接口传输速度可稳定到达150M/s,且数据可靠无误,满足任务设计要求。     

基于USB3.0的高速数据传输电路的设计

针对大容量数据记录器与外围计算机之间的数据通信时间长速度慢的问题,借助USB3.0接口良好的向后兼容性、易于使用性、可热插拔性、传输速度快等特点,设计了以FPGA为主控单元, DDR2 SDRAM作为高速大容量缓存,USB3.0接口作为与计算机进行数据通信接口的高速数据传输电路系统。采用外接I2C接口的EEPROM作为USB3.0接口芯片的启动方式;通过专用的线性稳压器为DDR2提供稳定的参考电压和吸收电流;最后详细介绍了USB3.0接口芯片的固件程序配置和FPGA控制模块的逻辑设计。实验测试结果表明,通过USB3.0接口该系统数据传输速度达到149.29M/S,且数据传输可靠。     

基于CH378的便携式高速数据采集系统设计与实现

针对数据采集系统在速度、容量和体积方面的需求,文中提出了一种基于FPGA的便携式高速数据采集系统方案,采用可充电锂电池作为供电电源,采用FPGA控制读写大容量Flash数据作为高速数据缓冲,控制USB接口芯片CH378完成对U盘的读写操作,实现大容量数据的可靠和便携存储;详细介绍了该测试系统的设计背景、硬件电路的设计依据、固件程序的设计思想和测试系统的具体实现;实验结果表明,该系统具有成本低、通用性强、可靠性高、便携式操作等优点,能够实现数据的高速采集,海量存储,实现了脱离计算机直接存储数据至U盘的功能。     

基于FT245RL和FPGA的6路数据采集系统设计

针对大规模数据采集过程中存在数据量大与传输速度慢的矛盾,本文设计了基于FT245RL和FPGA的6路数据采集系统。该设计采用Xilinx公司的FPGA作为整个系统的核心,控制A/D转换器实现6路模拟数据的同步采集,并将转换后的数字信号存储到Flash中,最终通过USB2.0转换芯片将数据传输到上位机。试验表明,该数据采集系统能够满足对大容量数据实时采集、存储和上传的要求,具有工作稳定,可靠性高,传输速度快的特点,能够广泛应用于大规模数据的采集。     

基于PCIe高速总线的飞秒激光测距信号采集系统设计

设计并实现了一种基于PCIe高速总线接口的飞秒激光测距回波信号采集系统。该系统以FPGA为控制核心,集成了数据高速采集、数据高速存储和PCIe高速DMA传输控制。设计了PCIe接口传输驱动和上位机程序。通过系统测试,验证了该系统性能稳定、功能完备。将飞秒激光测距中的多种设备集成在一块FPGA板卡中,提升了系统的集成化。     

双通道高速数据采集处理平台的设计与实现

为满足数字式测向接收机对高速数据采集和处理的需求,研制了高速数据采集处理平台,该平台基于ADC12D1800RF模数转换器实现了两路1.35GHz中频信号的带通采样,以Xilinx公司V7系列FPGA为数据处理器,采用高速DDR3作为存储设备解决了海量数据存储问题,并通过高速串行接口（GTX/SRIO）实现了大容量数据的实时传输。该平台的测试结果为：1.8GHz采样率时有效位数大于8bit,DDR3存储器的工作主频可达1333MHz,GTX接口在10Gbps速率下工作时,其误码率小于10-9,上述测试结果表明该平台可以高速、准确地实现信号采集、数据传输、存储和处理,达到了预期设计目标。     

基于USB3.0的高速读数盒设计

针对测试系统中USB2.0接口已不能满足当代测试速度需求,提出一种基于USB3.0和FPGA的高速读数的解决方案;该方案以FPGA为核心控制器,EZ-USB FX3被配置成Slave Fifo从模式;通过对DMA通道和GPIF II接口优化设计以实现指令的下传和数据的高速上传;经实际传输测试,该读数盒能在传输数率高达228 MB/s时依然能保持正确无误的高速传输。     

激光陀螺读出信号高速采集系统

介绍了激光陀螺（RLG）读出信号高速采集系统的设计和实现方案。该系统包括板卡和相应的应用软件,提供两路最高60MHz采样频率、14位精度的数据采集通道,能够同时对RLG两路光强拍频信号进行高速高精度数据采集,为RLG特性分析提供重要依据。该系统通过上位机软件控制板卡的工作状态、设置和切换采样模式。板卡利用FPGA接收计算机指令并协调控制模数转换器、SDRAM和USB接口芯片,完成RLG输出拍频信号的采集、缓存和传输。FP—GA设计中结合了硬件逻辑高速灵活的优点和NIOSⅡ软核处理器在控制方面的优势。SDRAM完成海量数据缓存,USB接口芯片工作在SlaveFIFO模式下,实现板卡与计算机的通信。实验证明该系统工作稳定,在RLG测试和性能分析中具有很好的实用性。     

基于FPGA的DDR3控制器存储设计与验证

DDR3 SDRAM是第三代双倍数据传输速率同步动态随机存储器,DDR3具有高速率、低电压、低功耗等特点[1][2]。在DDR3控制器的实际使用中,如何将用户需要存储的数据在DDR3中快速存储非常重要,如果数据被送到DDR3接口的速度低,则会影响DDR3的存储速度,同时影响DDR3的实际应用,因此,针对DDR3存储器设计存储控制有重要的意义[2]。基于此设计主要分为低速读写控制与高速流读写控制,低速读写控制主要用于小数据量的操作,高速流读写控制主要用于批量数据的存储操作。此设计在FPGA上通过了大量数据读写的验证,证明数据存储的正确性。经过测试,在高速流读写模式下,DDR3存储控制设计的带宽利用率最大为66.4%。此设计在功能和性能上均符合系统总体设计的要求。     

基于USB2.0接口传输的多通道图像采集系统设计

在多通道图像采集系统中,采用USB2.0接口完成"海量"数据的传输,其高传输速度,简便的连接及高通用性,比采用图像采集卡更加适合大数据量采集系统与计算机的通信。讨论了基于USB传输的多路图像采集系统的设计,包括USB接口的硬件设计、固件开发以及和应用程序设计。应用程序中采用多线程技术实现图像数据的实时显示和存储。