二次耦合直流输出的金属氧化物TFT行驱动电路

为了弥补现有氧化物TFT的行驱动电路输出模块在功率消耗、响应速度、输出摆幅等方面的不足,提出了基于二次耦合的直流输出模块,并由此研究设计新的行驱动电路拓扑。仿真结果表明,该输出模块具有驱动能力强、响应速度快等优点。最后,基于刻蚀阻挡层(ESL)结构的氧化物TFT工艺,在玻璃衬底上成功制备了该行驱动电路,实测单级功耗为325μW。     

基于金属氧化物薄膜晶体管的高速行集成驱动电路

本文提出了一种基于非晶铟锌氧化物薄膜晶体管的高速行集成驱动电路,该电路采用输入级复用的驱动结构,一级输入级驱动三级输出级,不仅减少电路输入级2/3晶体管的数量,实现AMOLED或AMLCD显示屏的窄边框显示,而且输入级的工作频率是输出级的1/3,该结构适用于高速驱动电路.电路内部产生了三次电容耦合效应,每一次电容耦合效应都可以提高相应节点的电压,保证了信号完整传输.输出级采用了一个二极管接法的薄膜晶体管,该薄膜晶体管连接了输出级的控制信号和上拉薄膜晶体管的栅极,利用的每一级输出级输出时所产生的电容耦合效应,增加上拉薄膜晶体管的栅极电压,有效地提高电路输出能力和工作速度.仿真表明电路能够输出脉宽达到4μs速度.最后成功地制作了10级行集成驱动电路,包括10级输入级电路和30级输出级电路,负载为R=10k?和C=100pF,实验结果验证,该电路满足4k×8k显示屏在120 Hz刷新频率下的驱动需求.     

一种有源有机发光显示屏(AM-OLED)驱动电路的设计

介绍一种有源有机发光显示屏(AM-OLED)的驱动电路的设计方法。像素驱动电路采用常用的两管电路结构,依据此像素驱动电路,提出一种利用多晶硅TFT将部分外围驱动电路集成于衬底的设计方法和电路结构。采用互补的多晶硅TFT管设计屏上移位寄存器,传输门等模块,将部分外围驱动电路集成于OLED显示屏的衬底上,极大地减小了数据信号线的数目,降低了屏内信号线布线和屏外驱动电路的复杂程度。进一步讨论了利用复杂可编程逻辑器件(CPLD)设计驱动AM-OLED显示屏专用集成芯片的设计方案。     

一种调节Marx电源脉冲边沿的驱动电路北大核心CSCD

为了调节固态Marx发生器输出脉冲的边沿,提出了一种新型的的驱动电路,该方案通过调整充放电管的驱动电压,结合驱动电路的硬件结构,调节米勒平台时间,进而调整充放电管开通速度,实现了对于高压输出脉冲的边沿调节,其结构简单,不需要每级独立的控制信号。对于该电路中驱动电压和开关管开通速度的关系建立了模型进行了推导。结合理论分析结果设计了驱动电路的参数,仿真结果表明该驱动电路能够调节输出脉冲边沿。搭建带有设计参数下驱动电路的固态Marx发生器在容性负载下和阻性负载下进行了实验验证。利用该方案实现了对于6级Marx电路的3.6 kV输出脉冲在55~7.7μs的边沿调节,验证了该方案的可行性,并对比分析了不同阻性负载对于脉冲边沿造成的影响。实验结果表明:该电路在提高固态脉冲电源的边沿调节性能方面有独特的优势。     

金属氧化物TFT阈值对LCD显示屏可靠性的影响

TFT的器件特性是影响氧化物TFT驱动的LCD显示屏良率的关键因素。本文研究了氧化物TFT的关键特性参数(阈值,稳定性)对窄边框LCD显示屏的良率和可靠性的影响。氧化物TFT阈值过负,将会导致TFT无法正常关断,而使显示屏的外围移位寄存器(VSR)电路失效。另外,在显示区域用于像素驱动的氧化物TFT的高温和背光照射下阈值持续负向漂移,最终会导致显示区域的驱动TFT漏电流过大,从而使显示屏出现串扰和残影不良。     

基于半桥结构的双极性脉冲电源的研究

为了满足脉冲电场消融的应用需求,解决单极性脉冲电场分布不均匀的问题,研制了一台基于半桥结构的主电路、具有纳秒级前沿的高重复频率双极性亚微秒高压脉冲电源。该脉冲电源由FPGA提供控制信号,经过驱动芯片放大控制信号后,利用光耦隔离驱动多个SiC MOSFET。驱动电路所需元器件较少,信号控制时序简单,可提供负压偏置,使开关管可靠关断,提高了电路的抗电磁干扰能力,使电源能稳定运行。通过电阻负载实验,对比分析了不同栅极电阻对驱动电压的影响,驱动电压上升沿时间越短对应的双极性高压脉冲前沿越快。实验结果表明：所设计的高频双极性脉冲电源在100Ω纯阻性负载上能够稳定产生重复频率双极性纳秒脉冲,输出电压0～±4 kV可调,脉宽0.2～1.0μs可调,正负脉冲相间延时0～1 ms可调,上升沿和下降沿60～150 ns之间。该双极性脉冲电源电路设计结构紧凑,能满足应用的参数需求。     

彩色有源OLED显示屏上像素仿真及外围驱动电路设计

有机发光二极管(Organic Light Emitting Diode,OLED)由于高对比度、高亮度、超薄、低功耗、宽视野、快响应速度等特性,日益引起人们的兴趣。通过对部分周边驱动电路集成于衬底的2英寸(5.08cm,64×3×80)有源矩阵显示屏(Active Matrix OLED,AMOLED)上像素驱动电路的仿真,确定彩色OLED显示屏维持白平衡时R、G、B三种OLED所需的驱动电压、电流等工作参数。OLED的发光亮度和电压并不是线性关系,为了维持显示屏的色彩均衡性,对图像数据编码进行校正,保证了灰阶电压与发光亮度呈线性变化。从BMP格式的文件中提取出图像数据部分,进行数据变换,生成符合INTELHEX文件格式并且满足D/A输出要求的数据文件,刻录到E²PROM中,完成外围驱动电路所需要的图像数据准备。AMOLED显示屏采用逐行扫描的显示方式,因此外围驱动电路的目的是要在行、列扫描有效的同时,为每个像素送入相应的灰阶数据。现在,OLED专用驱动芯片比较少见,而液晶驱动芯片具有集成度高,电压输出范围大等优点,尤其是其内部集成了数据移位寄存器、数据锁存器、D/A转换器等电路,所以设计了基于FPGA和TFT-LCD液晶驱动芯片的外围驱动电路,实现了AMOLED显示屏的彩色图像显示。     

用液晶驱动芯片驱动有机发光显示屏的设计

应用TFT液晶驱动芯片设计了一个TFT有机发光显示屏用的驱动电路。目前有机发光显示屏(OLED)是平板显示领域的研究热点,在研制长寿命、高稳定的器件方面取得了一定的进展,但与之配套的驱动电路还不是很成熟,而且专用芯片又价格昂贵。液晶显示器件的配套驱动芯片功能比较完善,且价格低廉,所以应用TFT液晶驱动芯片设计了TFT有机发光显示屏用的驱动电路很有实际意义。比较了TFT LCD与TFT OLED驱动原理的异同点,从原理上探讨了将TFT LCD用的驱动芯片加以改造,使其可用于驱动TFT OLED,并采用三星公司的TFT液晶驱动芯片S6C0655和S6C0671设计了一个驱动64×3×80的全彩色OLED显示屏的驱动电路。     

OLED/LCD器件中的γ校正

阐述了OLED／LCD器件中γ校正的基本原理,通过考虑人眼视觉非线性和液晶电光非线性,得到了CRT相对于OLED／LCD的灰度级亮度特性曲线。以所设计的26．4cn VGA(行反转)的TFT—LCD为例,采用源驱动器μPD16641芯片,通过γ校正电路和输入数据、灰度级和基准电压的关系,进行了实际的γ校正。得到了驱动电路中的γ校正的外部电压设定值,将设定目标值与实际驱动测定值进行了比较,从比较的结果可以看到,两者十分接近的,解决了实际的TFT液晶驱动电路中Gamma(γ)校正问题,达到了预期的设计目的,使图像的质量满足了用户的要求。     

有源OLED两管TFT像素驱动电路的仿真研究

利用AIM-Spice对有源OLED显示器的两管TFT像素驱动电路进行了仿真分析，结果表明合理选择电路参数，能够保证OLED显示器的亮度要求，并在一帧时间里保持恒流，改变数据电压能够调整OLED显示器的灰度级；给出了电器中各类参数变化对电路性能的影响；在此基础上，得到了两管TFT像素驱动电路各参数的选择参考值。为OLED显示器像素驱动电路结构的设计、参数选取、性能分析以及版图设计等提供了依据。     

同步对称双栅InGaZnO薄膜晶体管电势模型研究

研究了同步对称双栅氧化铟镓锌薄膜晶体管(InGaZnO thin film transistors,IGZO TFTs)的沟道电势,利用表面电势边界方程联合Lambert函数推导得到了器件沟道电势的解析模型.该模型考虑了IGZO薄膜中存在深能态及带尾态等缺陷态密度,能够同时精确地描述器件在亚阈区(sub-threshold)与开启区(above threshold)的电势分布.基于所提出的双栅IGZO TFT模型,讨论了不同厚度的栅介质层和有源层时,栅-源电压对双栅IGZO TFT的表面势以及中心势的调制效应.对比分析了该模型的计算值与数值模拟值,结果表明二者具有较高的符合程度.     

Degradation mechanisms for polycrystalline silicon thin-film transistors with a grain boundary in the channel under negative gate bias stress

The negative gate bias stress (NBS) reliability of n-type polycrystalline silicon (poly-Si) thin-film transistors (TFTs) with a distinct defective grain boundary (GB) in the channel is investigated. Results show that conventional NBS degradation with negative shift of the transfer curves is absent. The on-state current is decreased, but the subthreshold characteristics are not affected. The gate bias dependence of the drain leakage current at V_ds of 5.0 V is suppressed, whereas the drain leakage current at V_ds of 0.1 V exhibits obvious gate bias dependence. As confirmed via TCAD simulation, the corresponding mechanisms are proposed to be trap state generation in the GB region, positive-charge local formation in the gate oxide near the source and drain, and trap state introduction in the gate oxide.     

铟镓锌氧薄膜晶体管的悬浮栅效应研究

为了避免光照对铟镓锌氧薄膜晶体管(InGaZnO thin film transistors,IGZO TFTs)电学特性的影响,IGZO TFT要增加遮光金属层.本文研究了遮光金属栅极悬浮时,IGZO TFT的输出特性.采用器件数值计算工具TCAD(technology computer-aided design)分析了IGZO层与栅介质层界面处电势分布,证实了悬浮栅(floating gate,FG)IGZO TFT输出曲线的不饱和现象是由悬浮栅与TFT漏端的电容耦合造成.基于等效电容的电压分配方法,提出了悬浮栅IGZO TFT电流的一阶模型.TCAD数值分析及一阶物理模型结果与测试具有较高程度的符合,较完整地解释了悬浮栅IGZO TFT的电学特性.     

氧对IZO低压无结薄膜晶体管稳定性的影响

本文在室温下制备了无结结构的低压氧化铟锌薄膜晶体管, 并研究了氧分压对其稳定性的影响. 氧化铟锌无结薄膜晶体管具有迁移率高、结构新颖等优点, 然而氧化物沟道层易受氧、水分子等影响, 造成稳定性下降. 在室温下, 本文通过改变高纯氧流量制备氧化铟锌透明导电薄膜作为沟道层、源漏电极, 分析了氧压对于氧化物无结薄膜晶体管稳定性的影响. 为使晶体管在低电压(<2 V)下工作, 达到低压驱动效果, 本文采用具有双电层效应和栅电容大的二氧化硅纳米颗粒膜作为栅介质; 通过电学性能测试, 制备的晶体管工作电压仅为1 V、 开关电流比大于10⁶、亚阈值斜率小于100 mV/decade以及场效 应迁移率大于20 cm²/V·s. 实验研究表明, 通氧制备的氧化铟锌薄膜的电阻率会上升, 导致晶体管的阈值电压向正向漂移, 最终使晶体管的工作模式由耗尽型转变为增强型. 关键词： 薄膜晶体管 无结 氧化铟锌 氧分子     

A high performance HfSiON/TaN NMOSFET fabricated using a gate-last process

A gate-last process for fabricating HfSiON/TaN n-channel metal-oxide-semiconductor-field-effect transistors(NMOSFETs)is presented.In the process,a HfSiON gate dielectric with an equivalent oxide thickness of 10 A was prepared by a simple physical vapor deposition method.Poly-Si was deposited on the HfSiON gate dielectric as a dummy gate.After the source/drain formation,the poly-Si dummy gate was removed by tetramethylammonium hydroxide(TMAH)wet-etching and replaced by a TaN metal gate.Because the metal gate was formed after the ion-implant doping activation process,the effects of the high temperature process on the metal gate were avoided.The fabricated device exhibits good electrical characteristics,including good driving ability and excellent sub-threshold characteristics.The device’s gate length is 73 nm,the driving current is 117μA/μm under power supply voltages of VGS=VDS=1.5 V and the off-state current is only 4.4 nA/μm.The lower effective work function of TaN on HfSiON gives the device a suitable threshold voltage(~0.24 V)for high performance NMOSFETs.The device’s excellent performance indicates that this novel gate-last process is practical for fabricating high performance MOSFETs.     

基于数据线控制发光的A-IGZO薄膜晶体管集成AMOLED像素电路

本文提出了一种采用铟镓锌氧化物（IGZO）薄膜晶体管（TFT）的有源矩阵有机发光二极管（AMOLED）显示器的新型补偿结构。它利用数据线关闭电源和驱动晶体管之间的控制晶体管,以抑制编程期间的泄漏电流。在所提出的电路和传统电路之间进行电路性能的比较,表明所提出的像素电路可以有效地补偿驱动晶体管的阈值电压偏移和迁移率变化。当V_TH飘移2 V和μ增加30%时,I_OLED误差率可以分别降低至小于5%和9%。此外,由于使用同时驱动方法,因此所需的最小编程时间可以被详细推导出来。所提出的像素电路的编程能力和机制已经通过FPGA平台和离散的场效应器件所证实。尽管所提出的像素电路具有非常简单的驱动结构,但它能够提高补偿精度。     

Electrode metal penetration of amorphous indium gallium zinc oxide semiconductor thin film transistors

Penetration effects of various electrode materials, namely Al, Au, and Cu, on the physical and electrical characteristics of amorphous oxide semiconductor thin film transistors (TFTs) were investigated. Amorphous indium gallium zinc oxide (a-IGZO) TFTs were fabricated with conventional staggered bottom gate structures on a p-type Si substrate. X-ray photoemission spectroscopy (XPS) analysis under the electrode deposition area revealed variations in the oxygen bonding states and material compositions of the a-IGZO layer. Field-emission scanning electron microscopy (FE-SEM) with the line scan of energy dispersive spectroscopy (EDS) showed lateral penetration by the electrode metal. To compare the electrical characteristics of the tested TFTs, the initial current–voltage (I–V) transfer characteristics were examined. In addition, the tested TFTs fabricated using various electrode materials were tested under bias stress to verify the correlations between variations in TFT characteristics and both the metal work function and penetration-induced oxygen vacancies in the channel around the contact area.     

Fabricating high performance n-channel lateral double diffused metal–oxide–semiconductor transistors utilizing the shallow trench isolation as a salicide blocking mask of the drift region

In this paper, the improved characteristics of 10 V tolerant high-voltage n-channel lateral double diffused metal–oxide–semiconductor (LDMOS) devices, using a pure 0.25 μm standard low-voltage complementary metal–oxide–semiconductor (CMOS) logic process with dual gate oxide, are described. The fabricated transistors showed about 30% better current driving characteristics and about 40% higher drain operating voltage than previous reports of these kinds of devices. The transistors maintained a breakdown voltage, BV_DSS, over 14 V. These devices also showed good sub-threshold characteristics. This paper describes the cost-effective and high performance n-channel high-voltage LDMOS using a pure low-voltage standard CMOS logic process.