质子治疗装置动态电源控制系统研发

针对质子治疗装置中主环动态电源多平台能量的引出需求,研制了基于开源平台的高速实时动态电源控制系统,该控制系统以开源平台Beaglebone作为顶层硬件接口,以现场可编程逻辑门阵列(FPGA)为核心的控制器作为底层硬件接口,采用分布式的实验物理及工业控制系统(EPICS)进行远程控制。该系统可实时传输任意动态电源的输出参考电流波形数据,并结合定时系统与联锁系统,控制动态电源按预设电流波形进行输出,并实现多平台能量的引出。实验结果显示该控制系统能实现每秒最高十万条指令传输,百万次数据传输零误码率。同时,该系统结构灵活、扩展性强,可作为通用控制平台。     

用于SCA ASIC测试的数字读出模块设计

高速开关电容阵列(SCA)具有高速采样、低功耗的特点,基于SCA的高速波形数字化是目前高精度时间测量的一个重要研究方向。为此,我们开展SCA芯片的研究,目前已设计完成原型ASIC设计,并正在进行后续版本的改进设计。为便于未来多版本ASIC的测试和评估,需设计具有一定通用性的数字读出模块,本论文工作主要介绍此模块的设计工作以及相应的数据读出软件。数字读出模块基于FPGA实现对待测ASIC的控制、配置及数据读出,采用DDR3片外存储芯片,使用USB3.0等接口进行数据传输;上位机软件基于Python3.7设计,实现了数据采集与波形绘制等功能。目前已使用设计完成的数字读出模块对第2版SCA ASIC进行了初步的测试,测试结果表明,此读出模块工作正常,且SCA芯片输出结果符合预期。     

基于现场可编程门阵列单探测器复合轴控制技术

为了解决空间激光通信系统中单探测器复合轴结构的粗精解耦难题,通过分析二维关联控制矩阵,得出粗精跟踪解耦的必要条件,提出了一种单探测器复合轴结构的工作方式.在跟踪过程中,相机直接配合子轴执行器完成精跟踪工作,而主轴的跟踪信息由子轴的角度偏转器来提供,同时所有的图像处理算法、位置检测算法、以及粗精伺服控制算法都在现场可编程门阵列中实现,完成了系统的轻小型化设计.实验搭建了测试系统,并对现场可编程门阵列硬件和系统跟踪性能进行测试,结果表明单探测器复合控制系统可以实现跟踪准确度优于3μrad,为工程化奠定了良好的基础.     

基于FPGA的电容式编码器数据采集系统的设计与实现

电容式编码器是一种新型、耐用、可靠和准确的编码器。由于电容式编码器编码的原理不同于传统的光学式和电磁式编码器,其输出的位置信息是经过两路激励信号调制后的正弦波形,与传统的正余弦(和)和方波(PWM)输出方式差异较大,因此其信号检测技术也和传统的编码器有很大的差别。为了精确地获取电容式编码器输出信号中所携带的位置信息,本文设计了一套基于现场可编程门阵列(FPGA)的电容式编码器数据采集系统。文中介绍了带通滤波器、同步正交解调、低通滤波器和Cordic等算法,并详细分析了系统的稳定性和误差。实验结果表明,系统能够实时的获取转子的位置信息,同时具有较好的分辨率和精度。     

新一代运载火箭时序仿真系统信号完整性分析

新一代运载火箭时序仿真系统具有数字电路速度快、集成度高的特点,系统要求发出多路高精度时序、时串信号以满足新一代运载火箭地面测试设备的检查与校准需求,因此信号完整性问题在系统设计中不容忽视。针对仿真系统的典型模块(USB 3.0 Super-speed差分线、FPGA外设数据走线、时钟走线)进行建模分析仿真得出PCB硬件电路设计参数,给出时序仿真系统设计信号完整性问题的抑制和解决方法,优化了板级信号质量,改善系统可靠性、工作连续性和输出精度,可有效提高新一代运载火箭测试效率和测试可靠性。     

基于数字式MEMS传感器的声阵列成像系统设计*

常规驻极体传声器阵列成像系统存在数据采集系统复杂、体积大的问题,因而阵列传感器数量一般不超过60个,成像质量较差。为此,本文以数字式MEMS声传感器基础设计了260个传感器的声阵列,数据采集系统由FPGA控制,并嵌入到前端阵列中,后端是在另一个FPGA控制下的1个DSP芯片和2个PC104模块组成的集成系统,其中高速DSP芯片完成阵列信号处理以实现声成像功能。该系统能够实现对普通车间环境下机械设备噪声、气体泄漏噪声的现场成像测试,形成动态声像图。测试表明,该系统抗干扰能力强、声像分辨率高、成像速度快,实用效果良好。     

供配电模块的高精度采集的设计

To solve the power distribution unit’s stability and reliability, This paper introduces a design of a high-precision data acquisition system processor about FPGA, it studied the voltage conversion by using subtraction circuit design techniques, colleting multi-channel acquisition and disposing real-time multi-channel telemetry signal processing. It transferred the data to computer completed the real-time status monitoring. The research stressed the acquisition and distribution of high-progress Circuit Design, describing the transmission and implementation of RS422 data transmission module and receiving the process and the UART core functions. After a lot ofStests,it showed thatSthe schemeSis stable、practical and meets the design requirements.     

一种新型多功能信号源系统的设计

为适应航天领域遥测外系统的快速发展,提出了一种新型多功能信号源系统的设计。系统以FPGA为逻辑控制单元,采用PCI总线接口实现了与上位机的通信,同时结合AD5628、AQY210及RS422接口芯片稳定地输出了多路模拟信号、开关信号及一路PCM信号。重点阐述了信号源系统硬件及软件设计中的关键技术。试验结果表明,该系统能够提供多种高精度、高可靠性的信号,且工作性能稳定,抗干扰能力强,数据传输速率达到40Mbps,PCM码率高达983.04kbps,满足了系统设计的要求。     

基于CAN总线的运动控制通讯系统设计

数字量驱动的运动控制要求通讯系统具有良好的实时性和可靠性。设计了一种基于CAN总线的多节点多通道的运动控制通讯系统,以FPGA为节点控制器,通过SJA1000收发运动控制数据,并行发送到各通道驱动器的数模转换器中。FPGA模块由Verilog HDL编写,通过参数传递和生成块的方法简化代码,提高系统的可移植性,移植时只需改变两个常量值即可适应各个节点不同的通道数和位宽。实验表明,通讯系统每帧耗时约120us,最高帧频可达8.5kHz,误码率低于10^-8,实时性和可靠性较好。     

基于EPL的分布式时钟同步方法

工业以太网协议Ethernet POWERLINK(EPL)分布式站点的时钟同步方法并不能在实时运行过程中保持很高的同步精度,无法满足特定环境下的控制要求。研究了工业以太网协议EPL的两种时钟同步机制,通过数理计算分析了时钟同步误差产生的原因,针对误差较大的缺点,提出了减小误差的方法。通过迭代计算消除了主从站同步报文往返的路径延迟,并设计基于现场可编程门阵列(FPGA)的集线器(Hub)用于EPL菊花链网络拓扑结构,有效地克服了时钟同步报文往返传输延时不一致的缺点,测试结果表明新方法明显优于协议自身的时钟同步方法,对于实现基于EPL的高精度分布式时钟同步网络具有重要意义。