基于OMAPL138 FPGA构架的PC104主板检测系统

为了对PC104主板进行自动检测,分析了PC104主板工作原理及其总线时序,提出了一种基于ARM FPGA的嵌入式检测系统的设计方案。该方案采用德州仪器(TI)双核架构的高性能芯片OMAPL138中的ARM核来实现检测系统的应用管理,DSP核实现数据的处理,并利用FPGA技术来实时采集PC104总线数据。检测系统在Linux操作系统下,通过人机交互方式实现了PC104主板的各种功能的自动检测。实验结果显示该检测快速可靠,为PC104主板的自动检测提供了一种有效的方法。     

基于ARM的核磁共振波谱仪气动温控系统设计

提出了一种基于ARM（Advanced RISC Machine,先进精简指令计算机）的核磁共振波谱仪气动温控系统设计方案. 该控制系统以ARM为控制器,利用其内嵌的CAN控制器实现CAN总线通信,通过PID控制算法控制气流和温度,实现控制NMR实验样品的更换和旋转,检测并控制样品的温度等功能. 该设计方案具有系统控制灵活、控制精度高以及成本低的优点.      

基于OMAPL138和FPGA构架的PC104主板检测系统

为了对PC104主板进行自动检测,分析了PC104主板工作原理及其总线时序,提出了一种基于ARM+FPGA的嵌入式检测系统的设计方案;该方案采用德州仪器(TI)双核架构的高性能芯片OMAPL138中的ARM核来实现检测系统的应用管理,DSP核实现数据的处理,并利用FPGA技术来实时采集PC104总线数据;检测系统在Linux操作系统下,通过人机交互方式实现了PC104主板的各种功能的自动检测;实验结果显示该检测快速可靠,为PC104主板的自动检测提供了一种有效的方法。     

基于FPGA与ARM的多路时序控制系统设计与实现

介绍了基于FPGA与ARM7的多通道、多时间范围的同步时序控制系统,采用FPGA实现20路高精度的信号延时输出控制,通过ARM7的数据总线接口实现了ARM与FPGA的数据交互;重点介绍了系统的硬件电路设计、ARM与FPGA总线的设计和FPGA内部程序模块的设计;各通道的输出信号类型与延时时间等参数均可以通过人机接口现场配置,也可以通过上位机软件来配置;该设计可以保证各通道信号通过外触发信号为基准来进行延时输出,系统的延时时间精度小于2μs;ARM7处理器芯片采用PHILIPS公司的LPC2214,FPGA采用Altera公司Cyclone系列的EP1C12Q240;采用硬件描述语言Verilog HDL来设计延时模块,延时精度达到1μs;该系统在靶场测试中验证了其正确性和有效性。     

一种高可靠宇航控制器设计及可靠性评估

将8051、存储器等IP核集成在FPGA内部, 可实现宇航控制器高可靠、小型化的应用需求。但FPGA在空间环境中容易发生单粒子翻转事件（SEU）,影响系统正常功能,常采用在FPGA内部进行三模冗余（TMR）设计。针对三模冗余系统无法纠正配置区中发生的SEU故障,提出了一种采用三模冗余架构并对FPGA配置区域进行刷新重载的解决方案,同时采用马尔可夫模型对该设计方案进行了可靠性评估和仿真。结果表明,采用该设计架构的宇航控制器具有较高的可靠性与安全性,可实现飞行器的长期稳定运行。     

基于FPGA的多速率信号发送器的设计

针对传统多速率信号发送器信号的非线性失真大、可调性差等问题,文中提出了一种基于FPGA与DAC5682的新型的设计方案。方案中着重介绍了DAC5682数模转换模块的实现方式以及多速率信号处理算法的实现。DAC模块可以同时实现4通道的数模转换,采样率可以达到1Gsps。同时,为了验证FPGA算法设计的可靠性,文中首先通过MATLAB平台对算法进行了仿真建模分析;然后通过硬件描述语言将算法移植到FPGA电路上,在modelsim中实现了综合后仿真;最后给出了仿真波形。通过仿真验证,发送器具有良好的滤波效果,并可根据实际需求灵活的对基带频率以及变换后的混频模块进行相应的变换和升级。通过FPGA+DAC的设计,简化了系统结构,还能较为高效的实现系统中的各项技术指标。该系统可以广泛应用与移动通信系统中。     

基于FPGA ARM的高速U盘记录仪的设计

为了满足对高速串行数据长时间实时显示存储的要求,提出了一种采用FPGA+ARM作为主控制器结合大容量Flash缓冲的设计方案;系统前端采用FPGA串并转换并控制Flash进行数据采集,后端采用ARM进行实时显示存储;该系统采集速率高,能够采集高达8.45 Mbps的输入数据,存储容量可扩;系统是针对两路输入速度高达460 800 bps的串行数据而设计的,经测试验证,数据存储可靠稳定,可广泛应用于飞行装置上。     

基于CEM的故障字典诊断模型的建立与XML描述

飞行场景仿真测试是目标特征捕获系统研制过程的重要组成部分,针对目标特征捕获系统模拟飞行场景仿真对场景图像显示的实时性以及数据传输高速率等挑战,本文提出了一种应用于飞行场景仿真的高速图像注入模块设计方案：以FPGA为核心器件,控制USB 3.0接口与LVDS总线实现图像的高速传输,利用FPGA进行图像转换提高图像显示的实时性,并采用基于乒乓操作的双缓存结构保证数据传输的连续性。实验结果表明,该模块在实现1.4Gbps图像传输速率的同时,保证了图像显示实时性与传输正确性。     

基于通用模块化的大型空间飞行器地面供配电系统设计

地面供配电系统一直存在体积过于庞大、系统通用性稳定性差问题。基于通用模块化的设计方案,从基本功能实现模块的角度,将系统划分为功率继电器模块、信号继电器模块、PXI控制模块、地面电缆模块、软件实现模块等,通过对这些模块的通用性设计及部分软硬件功能的整合,实现了减少系统体积规模、加大系统集成化及小型化程度、提高系统间通用性及鲁棒性的目的。     

基于dsp+fpga的导航制导一体化计算机设计

对于目前小型化导弹的发展趋势,文章设计了一种以DSP为核心算法处理芯片,FPGA为外围输入输出接口,可实现MEMS惯性导航与惯性、半主动激光制导,可进行PWM输出控制舵机的一体化计算机;文章对硬件设计给出了总体和分模块的详细描述,给出了软件设计的流程框图;设计实现了导航功能与制导功能的系统一体化与结构小型化,输入输出接口丰富。经过试验调试验证了其技术可行性。     

HIRFL-CSR前端总线控制器的改进设计

论述了用于兰州重离子加速器冷却存储环(HIRFL CSR)控制系统的前端总线系统控制器的改进。 改进了控制器的嵌入式操作系统和应用程序, 开发了控制器和数据库交换数据的应用程序。 该控制器基于BGA封装的ARM920T(ARM9)处理器和嵌入式的LINUX操作系统, 可以连接标准的VGA显示器、 键盘、 鼠标, 采用了现场可编程的FPGA器件进行背板接口设计, 并具有64 mA高驱动能力的总线驱动器, 以及拥有灵活的接口信号定义可编程能力, 是HIRFL CSR控制系统的关键部件。 The EVME bus controller which is a key component of the HIRFL CSR control system was improved . Besides reconfiguring the embedded Linux, a utility program was developed for data exchange between the controller and the database. The bus controller is based on ARM920T(ARM9) micro processor which is BGA packaged. The bus controller has the universal interface of VGA display, keyboard, and mouse. The backboard interface logic is programmed in an in system configurable FPGA device. The bus can drive high current up to 64 mA, with the flexibility of the programmable signal definitions. All the improved performance helped the EVME bus controller play a crucial role in HIRFL CSR control system.     

核磁共振波谱仪接收机的设计与实现

介绍了液体高分辨率核磁共振波谱仪接收机的设计. 接收机以PCI-104为控制器实现网络通信与采样流程控制,通过FPGA（Field Programmable Gate Array, 现场可编程门阵列）实现数字中频接电路的控制和数据处理,简化了硬件结构;通过在接收机中引入脉冲序列生成器,产生接收机所需的采样控制信号,降低接收机与系统其他模块的耦合度. 最后组成500 MHz核磁共振波谱仪实现核磁共振信号的检测.     

兰州重离子冷却储存环束流踢轨控制系统

 踢轨系统是一种以快速脉冲方式工作的以高压大电流驱动的特殊二极磁铁系统,用于环形加速器的束流注入和引出。简要介绍了在兰州重离子加速器冷却储存环上采用ARM+DSP+FPGA技术实现踢轨控制时序的方法,时间控制精度达ns量级。ARM主要控制信号的网络通讯,踢轨系统的时序精度控制主要由DSP结合FPGA技术完成。远程时序控制信号均通过光纤传输,同时对踢轨电源的电压给定采用信号隔离器及铁氧体以抑制脉冲干扰。经现场测试,系统可以安全稳定地实现束流踢轨的控制要求。     

基于ARM和CPLD的NMR谱仪前放控制设计

提出了一种基于ARM（Advanced RISC Machine,先进精简指令计算机）和CPLD（Complex Programmable Logic Device, 复杂可编程逻辑器件）的NMR（Nuclear Magnetic Resonance,核磁共振）谱仪前放控制系统设计方案. 该控制系统以ARM为控制核心、 CPLD为控制命令执行单元, 控制前置放大器和混频器的工作状态. 本电路包括以下主要功能：1) 前置放大器收发切换的门控信号电平转换;2) 氘梯度匀场时身频通道自动切换;3) 探头调谐的信息显示;4) 锁前放和混频器的配置. 该设计方案具有系统运行速度高、 控制灵活和成本低的优点,并且可以有效减小系统噪声,降低控制部件对前置放大器和混频器的干扰.     

用于重离子加速器磁铁电源的数字调节器设计

 介绍了兰州重离子加速器冷却储存环上采用高级RISC微处理器(ARM)+现场可编程门阵列(FPGA)+DA/AD技术、状态空间方程方法实现对磁铁电源系统数字调节器的设计,它可以实现5阶及以下各阶的调节控制。运用ARM作为调节控制系统的核心处理器,完成系统的多线程任务处理。电源的精度调节通过FPGA和DA/AD相结合的技术来实现,通过千兆光纤接口实现外接数字信号处理器输入信号的直接传输。同时通过光电隔离器对叠加在输入/输出32 bit数字状态量的干扰脉冲进行抑制。经现场测试该调节器达到了加速器电源系统1×10^-4量级的精度要求,并减少了电源系统的故障恢复时间。     

基于FPGA的高速数据传输系统设计与实现

为了满足国家重点专项“量子科学实验卫星”中“量子存储板”高速串行数据传输的测试要求,提出了一种以Nios II嵌入式处理器为控制核心,TLK2711、RS422、USB2.0和千兆以太网为传输接口的高速数据传输解决方案;系统采用TLK2711完成高速数据的串并转换,采用RS422完成命令和控制信号的传输,实现与“量子存储板”的高速数据传输;利用Xilinx公司Zynq-7000芯片独有的ARM+FPGA架构实现千兆以太网完成数据的高速传输,利用EXAR公司XR21V1414 USB转串口芯片实现命令、遥测等数据的传输;采用Labview编写上位机控制整个系统的运行,实现命令发送、指令解析、运行状态显示、数据帧产生、高速数据传输、解析和存储等功能;实测结果表明,此系统数据传输速率高达600 Mbps,满足高速串行数据传输的要求,且具有稳定性高、可靠性好等优点。     

基于VxWorks的水下机器人通信系统设计

针对水下机器人（ROV）在深海高噪声干扰环境中工作的特点,设计了一套基于VxWorks实时操作系统的ROV整体通信系统,实现了水下核心控制器对水下分系统快速高效的信息采集和数据分配,水下系统和水面控制器稳定实时的数据交换;硬件方面设计了以CAN总线为基础的水下通信系统,通过FPGA实现了CAN总线和PC104总线之间的时序逻辑转换,软件方面设计了基于TCP/IP协议栈的水面操控台和ROV之间的网络通信方式和水下各系统之间的CAN总线通信方式,着重介绍了基于缓冲队列的网络通信编程;通信系统数据测试实验表明：CAN总线通信和网络通信均具有良好的实时性和可靠性,满足最初的设计需求,而且采用模块化设计,便于维护和移植。     

高重频束流采集处理器原型样机的设计

为了实现对高重频硬X射线自由电子激光装置(SHINE)条带型BPM(Beam Position Monitor)系统信号的数字化采样和处理,研制了高重频束流采集处理器原型样机。处理器拥有四通道输入,最高达1 GSps的采样率,16 bit采样位数,采用XILINX公司带有嵌入式CPU(Central Processing Unit)的ZYNQ系列FPGA(Field Programmable Gate Array),可以运行Linux系统,同时可以实现高速采样数据的缓存与读出。处理器采用子母板结构设计,子板为ADC(Analog To Digital Converter)采样板,母板为FPGA数字处理板,子母板通过FMC(FPGA Mezzanine Card)接口进行数据传输。ADC采用JESD204B协议进行数据传输,子母板间通过16对差分信号连接通道,最大总传输速率达到80 Gbps。ADC采样数据传入数字母板后,经过FIFO和DDR的缓存,最后通过TCP/IP协议由RJ45接口传输到上位机进行处理和分析,RJ45接口的数据传输速率约为900 Mbps。经过测试,ADC采集子板的带宽高于480 MHz,且在480 MHz带宽内有效位高于10位。FPGA数字母板运行经Petalinux编译的Linux系统,可以实现对连续或者触发模式下,四通道一百万个采样点的存储与数据传输。整个设计可以满足设计要求。     

RIBLLⅡ与CSRe中束流控制系统的设计

 介绍了兰州重离子加速器冷却存储环（HIRFL-CSR）的实验环CSRe以及次级束线RIBLLⅡ中束流控制系统的设计。该系统主要采用了Java,COM,Oracle,ARM,DSP,FPGA等技术实现了对磁铁电源的实时、同步控制,已达到对束流的控制。该系统已经运行于现场的束流调试中,并在RIBLLⅡ的束流调试中运行正常、性能稳定。