基于CPLD的面阵CCD驱动时序发生器设计及其硬件实现

在分析FTT1010-M型面阵CCD图像传感器驱动时序关系的基础上，设计了可调曝光时间的面阵CCD驱动时序发生器及其硬件电路．选用CPLD器件作为硬件设计平台，使用VHDL语言对驱动时序发生器进行了硬件描述．采用QuartusⅡ对所设计的驱动时序发生器进行了功能仿真，并针对ALTERA公司的EPM7160SLC84—10进行了RTL级仿真及配置．硬件实验结果表明，所设计的驱动时序发生器不仅可以满足面阵CCD图像传感器的驱动要求，而且还能够调节其曝光时间．     

基于CPLD的空间面阵CCD相机驱动时序发生器的设计与硬件实现

在分析e2v公司的CCD47-20 Backthinned NIMO型CCD器件驱动时序关系的基础上, 设计了可调帧频和曝光时间的空间面阵CCD相机驱动时序发生器及其硬件电路.选用可编程逻辑器件作为硬件设计载体,使用VHDL语言对驱动时序发生器进行了硬件描述.针对ALTERA公司的EPM9400LC84-15对设计进行了RTL级仿真及配置,完成了时序发生器的硬件电路.硬件实验结果表明,所研制的驱动时序发生器不仅可以满足空间CCD相机的驱动要求,而且还可以调节帧频和曝光时间.     

高速CCD摄像机驱动时序发生器的设计及基于CPLD技术的实现

在分析DALSA公司的IA D1型高速CCD器件驱动时序关系的基础上 ,设计了可调曝光时间的高速摄像机驱动时序发生器。选用复杂可编程逻辑器件 (CPLD)作为硬件设计平台 ,使用VHDL语言对驱动时序发生器进行了硬件描述 ,采用EDA软件对所设计的驱动时序发生器进行了功能仿真 ,针对Lattice公司的可编程逻辑器件ISPLSI5 2 5 6进行适配。系统测试结果表明 ,所研制的驱动时序发生器不仅可以满足高速CCD摄像机的驱动要求 ,而且还能够调节其曝光时间     

基于CPLD的可选输出CCD驱动时序设计

在分析了CCD器件驱动时序关系的基础上,设计了可选输出的驱动时序发生器.作为卫星上的有效载荷,CCD成像系统可以根据入射能量的多少及探测分辨率的需求,以单像元或像元二合一方式输出.选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用Maxplus Ⅱ对所设计的驱动时序发生器进行了仿真,针对Altera公司的可编程逻辑器件EPM7128SLC84-7进行适配.系统测试结果表明,所研制的驱动时序发生器可以满足高速CCD成像仪的驱动要求.     

基于FPGA的空间面阵CCD相机驱动时序发生器与下位机的一体化设计

在分析e2v公司的CCD47—20 Backthinned NIMO型CCD器件驱动时序关系的基础上，结合空间面阵CCD相机电子系统的总体要求，完成了基于FPGA的驱动时序发生器与下位机的一体化设计。选用FPGA器件作为硬件设计载体，使用VHDL语言对一体化的时序与控制通信系统进行了硬件描述。针对ALTERA公司的FPGA器件EP1C6Q240C8对设计进行了RTL级仿真及配置，完成了一体化系统的硬件电路。硬件实验结果表明，所研制的基于FPGA的一体化的时序与控制通信系统不仅可以满足CCD芯片和视频处理的时序要求，还可以与CCD相机上位机进行可靠的串行通信，监测和控制相机的工作状态．     

基于FPGA的一种长线阵CCD驱动时序电路设计

驱动时序电路的设计是CCD应用的关键技术,在分析ATMEL公司的TH7834C型长线阵CCD器件驱动时序关系的基础上,设计了TH7834C的驱动时序电路。选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序电路进行了硬件描述,采用EDA软件对所设计的驱动时序进行了功能仿真,针对ALTERA公司的现场可编程门阵列EPF10K30RC240-3进行了适配。工程实践结果表明,所设计的驱动时序电路不仅可以满足TH7834C型CCD的驱动要求,而且该驱动电路结构简单、功耗小、成本低、抗干扰能力强,具有较高的实用价值,适用于其它型号的CCD。     

基于FPGA的全帧型面阵CCD驱动时序设计

在介绍全帧型面阵CCD的结构和特点的基础上,分析了该类型CCD的驱动信号和时序,并针对CCD442A型CCD设计出了一种基于现场可编程门阵列(FPGA)的全帧型面阵CCD驱动时序。采用集成开发环境和自上而下的模块化设计方法,实现了硬件设计的软件化,提高了开发效率。     

大面阵CMOS APS相机系统的设计

基于大面阵CMOS APS图像传感器LUPA-4000设计出一个相机系统.通过对LUPA-4000驱动时序的分析,选用FPGA作为驱动信号产生载体,使用VHDL硬件语言设计了包括CMOS传感器驱动、通信、数据转换等一体化的程序,并分别对各个程序模块进行说明.设计了系统硬件电路,并加载程序对CMOS传感器驱动信号进行测试,给出了控制像素积分信号的测试波形.经测试相机电路系统与计算机通信正常,与下位机数据传输准确无误,系统整体运行稳定可靠.安装光学系统后获取了高质量图像.     

大面阵CMOS APS相机系统的设计

基于大面阵CMOS APS图像传感器LUPA-4000设计出一个相机系统.通过对LUPA-4000驱动时序的分析,选用FPGA作为驱动信号产生载体,使用VHDL硬件语言设计了包括CMOS传感器驱动、通信、数据转换等一体化的程序,并分别对各个程序模块进行说明.设计了系统硬件电路,并加载程序对CMOS传感器驱动信号进行测试,给出了控制像素积分信号的测试波形.经测试相机电路系统与计算机通信正常,与下位机数据传输准确无误,系统整体运行稳定可靠.安装光学系统后获取了高质量图像.     

积分时间可调的CCD相机驱动时序设计与实现

在分析帧转移CCD的结构和驱动时序的基础之上,对时序关系和积分时间选择进行了计算,并给出积分时间可调的循环嵌套时序设计方案.以现场可编程逻辑门阵列为硬件载体,用硬件描述语言对方案进行设计.考虑到CCD驱动时序复杂、相位要求严格,提出运用锁相环技术进行高频信号的精确移相,用嵌入式逻辑分析仪对时序进行采样验证,在CCD电路板上实现了积分时间可调的CCD空间相机驱动时序.     

基于CPLD的线阵CCD光积分时间的自适应调节

在分析SONY公司的ILX533K型CCD驱动时序的基础上,设计了单片机控制下的光积分时间自适应调节系统.选用CPLD器件作为硬件设计载体,使用VHDL语言对驱动时序发生器进行了硬件描述.采用MAX+PLUS Ⅱ软件对所做的设计进行了功能仿真,并针对ALTERA公司的CPLD器件EP1K50进行了RTL级仿真及配置.系统测试表明,所设计的光积分时间自适应调节系统可以满足光积分时间的快速自适应调节.     

Design of a very high frame rate camera based on an asynchronous CCD driving method

A very high frame rate camera is designed based on an innovative CCD driving method. The CCD driving method is mainly implemented on frame transfer CCDs. Asynchronous drive timing sequences are applied in the image and storage section of the CCDs. Several rows of the charge in the image section are binned onto the same row in the storage section, and there are the same number of images to be stored in the storage section before they are read out. Based on the new driving method, the frame transfer CCDs can work at a very high frame rate in acquiring burst images though the reading speed remains at a lower level. A very high frame rate camera is designed in this paper. The innovative CCD driving method is mainly of concern. An e2v's CCD60 is adopted in the camera system, whose full size resolution is 128×128, and the up most frame rate is 1000 Hz in the conventional CCD driving method. By using the presented method, the CCD60 based imager is capable of operating at up to 40000 frames per second (fps) at a recognizable resolution of 128×32. Comparing cameras using traditional binning and region of interest technologies, the frame rate is normally less than 5000 fps while the resolution is only 32 × 32 lett.     

高分辨率MPT全谱仪的研制及性能测试

研制了采用模块化设计的高分辨率MPT全谱仪。新研制的MPT全谱仪采用了全内置连续可调微波功率源、中阶梯光栅分光和紫外增强面阵CCD检测等多项先进技术,该仪器具有分辨率高、检测波长范围宽、灵敏度高、模块化等优点。对该仪器对26种元素检出限、光谱分辨率、多元素同时检测及实际样品测定等的考察表明其结果令人满意。     

X射线检测中高分辨率CCD相机及图像采集装置设计

通过选择ISD0 17AP型化妆品级CCD芯片和分析其主要性能 ,设计微光高分辨率制冷CCD相机的制冷电路 ,驱动时钟电路 ,输出信号A/D转换电路及微机EPP(增强并行口 )方式快速数据采集电路 ,研制X射线数字成像检测中慢扫描、高分辨率制冷CCD相机和图像采集装置 ,并和射线转换屏、光学系统等组成X射线数字成像系统。实验表明相机及其数据采集装置达到设计要求     

高分辨率光谱仪线阵CCD采集系统设计

为了满足高分辨率光谱仪高灵敏度、高分辨率、低噪声的技术要求,设计了用于微光成像系统的背照式CCD驱动电路及主控电路。线阵CCD采集系统采用Altera公司的MAX X系列FPGA作为核心控制器件,为线阵CCD提供多路驱动信号;线阵CCD探测器输出模拟信号经过信号预处理及AD采样,变换为数字信号后通过USB接口模块发送给光谱仪。通过将线阵CCD采集系统安装到高分辨率光谱仪,对汞灯谱线进行特征峰测试,光谱分辨率可以达到0.062 nm,满足高分辨率光谱仪的探测要求。     

一种新的提高CCD成像分辨率的方法

提高数字图像的分辨率一直是一个热门话题,在现代高技术战争中发挥着重要的作用。从CCD成像原理出发,分析了1／2像素错位的低分辨率图像与高分辨率图像各像素灰度值之间的对应关系,提出了一种新的提高CCD成像分辨率的方法。通过多次移动CCD获得多幅低分辨率图像,按照介绍的算法合成一幅高分辨率图像,达到了CCD分辨率提高多倍的目的,算法的本质是使一超定解多元方程组变成有唯一解的方程组。通过仿真实验和分析表明：所建立的提高分辨率的方法是正确的,分辨率可以提高2倍、3倍甚至更高在理论上是可行的,而计算时间的复杂度远远小于其它方法。