低曝光条件下遥感相机微振动量检测

针对搭载平台颤振对遥感相机成像的影响,利用辅助高速面阵CCD相机拍摄高帧频图像序列,通过像元合并来补偿曝光时间不足,增加图像的亮度、对比度和信噪比,同时结合一种区域选择算法来选择用于计算的图像区域,最后使用灰度投影算法对振动位移量进行估计.实验数据表明,提出的改进算法误差为一个像元,在准确性和稳定性方面均明显优于原始算法.     

TDICCD拼接相机的像元响应非均匀性校正方法

为了解决光学TDICCD成像系统在拼接模式下的像元响应非均匀性问题,研究了TDICCD像元校正的原理和实现方法。提出了视频处理器在不同增益、不同偏置和TDICCD在不同积分时间下进行像元校正的方法,设计了在现场可编程门阵列（FPGA）平台下进行了程序实现和验证的方法。实验数据分析表明：成像系统单片TDICCD的非均匀性由4.72%降低到0.27%,恶劣环境下TDICCD成像系统的图像非均匀性可以降低2.55%。该像元级校正算法简单,可靠性高,能够满足星上成像的要求;在不同的增益、偏置和积分时间下能够很好地解决TDICCD成像系统的像元响应非均匀性问题。     

高速CCD成像电路抗串扰技术

为了解决高速CCD成像电路串扰问题,分析了产生串扰的原因,建立了CCD成像电路的串扰模型,提出了有效的抗串扰技术。对多通道的CCD视频信号采用带状线而非微带线并使用防护布线进行隔离。对多通道的电源供电进行了隔离,设计并采取有效的去耦电容布线方法,降低了寄生电感,避免了由电源公共阻抗引起的串扰。采用统一的地平面,对模拟电路和数字电路进行分区布局,避免了地弹对信号的影响。针对一个串扰较严重的CCD成像电路进行了实验,结果表明:采取上述抗串扰技术后,通道隔离度大于60 dB,有效降低了串扰,提高了图像质量。     

高速CCD成像电路抗串扰技术

为了解决高速CCD成像电路串扰问题,分析了产生串扰的原因,建立了CCD成像电路的串扰模型,提出了有效的抗串扰技术。对多通道的CCD视频信号采用带状线而非微带线并使用防护布线进行隔离。对多通道的电源供电进行了隔离,设计并采取有效的去耦电容布线方法,降低了寄生电感,避免了由电源公共阻抗引起的串扰。采用统一的地平面,对模拟电路和数字电路进行分区布局,避免了地弹对信号的影响。针对一个串扰较严重的CCD成像电路进行了实验,结果表明：采取上述抗串扰技术后,通道隔离度大于60 dB,有效降低了串扰,提高了图像质量。     

遥感CCD相机的抗辐射策略研究

空间辐射环境是遥感相机失效的主要原因之一。为了提高CCD遥感相机的可靠性,本文研究了改善遥感电子器件抗辐射性能的方法。介绍了空间辐射环境,指出太阳活动、宇宙射线、范艾伦辐射带以及次级辐射是产生辐射危害的主要来源。分别从辐射总剂量、单粒子和位移效应分析了空间辐射对不同电子器件和集成电路造成的危害。针对遥感CCD相机,从CCD器件、集成电路和大规模可编程门阵列(FPGA)3方面提出了相应的抗辐射策略,并进行了抗辐射总剂量和抗单粒子的抗辐射验证试验。本文的研究为提高遥感CCD相机的抗辐射能力和可靠性提供了保障。     

双抽头CCD图像整合优化设计

为了解决双抽头CCD输出图像顺序不一致的问题,提出了一种改进的RAM软件设计方法,并对其数据进行重新整合。首先,利用XILINX VIRTEX系列现场可编程门阵列(FPGA)的内部Block RAM构造形成双端口RAM。其次,利用双抽头CCD的第一个抽头数据在整合前后没有变化的特点,改进了传统的乒乓操作方法,实现了对整片CCD输出的整合。与传统的图像整合方法相比,该方法对硬件的资源占用率节省了25%。利用ModelSim软件对该方法进行仿真实验,验证了其正确性和有效性。该方法节约了硬件资源,降低了硬件成本,并已成功应用在实际工程项目中。     

基于面阵CCD芯片KAI-1010M的TDI三线阵工作方式

介绍了行间转移面阵CCD芯片KAI-1010M的内部结构、工作时序和驱动系统,采用将存储区内相同像素在不同曝光时间的感应电荷叠加,实现了行间转移面阵CCD的时间延时和积分工作方式;采用Fast Dump Gate(FDG)功能快速清除电荷而只保留3行CCD信号以提高帧频,克服面阵帧周期长的缺点,实现三线阵工作方式,最终实现了三线阵的时间延时和积分成像工作方式.实验结果表明,此实现方式是可行的,最大帧频可达54.3 fps,控制曝光时间的方式灵活,而且能使CCD输出信号的幅度成倍的增加.     

基于面阵CCD芯片KAI-1010M的TDI三线阵工作方式

介绍了行间转移面阵CCD芯片KAI-1010M的内部结构、工作时序和驱动系统,采用将存储区内相同像素在不同曝光时间的感应电荷叠加,实现了行间转移面阵CCD的时间延时和积分工作方式|采用Fast Dump Gate(FDG)功能快速清除电荷而只保留3行CCD信号以提高帧频,克服面阵帧周期长的缺点,实现三线阵工作方式,最终实现了三线阵的时间延时和积分成像工作方式.实验结果表明,此实现方式是可行的,最大帧频可达54.3 fps,控制曝光时间的方式灵活,而且能使CCD输出信号的幅度成倍的增加.     

基于FPGA的一种长线阵CCD驱动时序电路设计

驱动时序电路的设计是CCD应用的关键技术,在分析ATMEL公司的TH7834C型长线阵CCD器件驱动时序关系的基础上,设计了TH7834C的驱动时序电路。选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序电路进行了硬件描述,采用EDA软件对所设计的驱动时序进行了功能仿真,针对ALTERA公司的现场可编程门阵列EPF10K30RC240-3进行了适配。工程实践结果表明,所设计的驱动时序电路不仅可以满足TH7834C型CCD的驱动要求,而且该驱动电路结构简单、功耗小、成本低、抗干扰能力强,具有较高的实用价值,适用于其它型号的CCD。     

新型回热器内工质流动数值模拟分析

文中利用fluent软件对新型径轴向混合填充式回热器内工质稳态流动和交变流动进行数值模拟,模拟结果显示,稳态流动时工质进口和径轴向填料的交界处工质压降较大;径向填料内工质流动分布均匀性优于轴向填料,但流动阻力较大.对交变流动模拟可以发现,在整个交变过程中填料丝两边区域流速大小和方向变化最为明显.