基于多阈值神经元的D型触发器设

分析硬限幅多阈值神经元的工作原理,提出了运用多阈值神经元设计D触发器的方法.首先,用单个多阈值神经元设计锁存器;其次,利用两个锁存器设计了一次操作的主从型D触发器.本文设计的基于多阈值神经元的触发器与传统基于单阈值神经元的触发器相比减少了神经元的数量和连接数目、降低了复杂度、提高了稳定性.运用本文提出的多阈值神经元触发器,可以设计任意功能的神经网络时序电路.     

可逆双边沿触发器的设计

提出了一种可逆双边沿D触发器的设计方法,该方法利用Feynman可逆逻辑门的信号复制特性,实现可逆D锁存器的设计.然后利用双边沿触发器原理,结合D可逆锁存器以及Fredkin和Modified Fredkin可逆逻辑门的数据选择功能,实现可逆双边沿触发器的设计.同时,利用Verilog硬件描述语言对提出的可逆双边沿D触发器的功能进行了描述.与已有的可逆触发器相比,在相同数据传输速率下,本文设计的双边沿触发器具有结构简单、垃圾位和常量输入少、量子代价更低的特点.     

基于多β晶体管的三值全功能触发器及其应用

本文在分析多β晶体管工作原理的基础上,提出了利用多β晶体管结合ECL构成三值开关,并以此为基础设计了三值D型锁存器和三值主从型D触发器．本文还设计了三值全功能触发器,并讨论了三值全功能触发器的逻辑功能及其激励函数,最后应用全功能触发器对时序电路的实例进行了设计,实例设计表明应用该触发器可以简化电路结构,提高电路的工作速度．     

基于阈算术代数系统的ECL触发器设计#br# #br# 基于阈算术代数系统的ECL触发器设计

针对ECL触发器设计中存在电路结构复杂、设计过程繁琐等不足,在分析ECL电路特点和阈算术代数系统的基础上,设计出一种ECL算术运算单元电路,进而提出了基于阈算术代数系统的ECL触发器的设计方法,具体设计了ECL二值主从型D触发器、ECL三值D锁存器以及ECL三值T触发器置数单元.采用TSMC 0.18 μm工艺参数对所设计的电路进行HSPICE模拟,结果显示,所设计的电路具有正确的逻辑功能和良好的瞬态特性,验证了本方法的正确性.与以往的ECL触发器电路相比,本方法设计的ECL触发器电路结构有所简化,运用和图方法,使得设计更加简单、直观有效.特别是在较复杂电路设计时,本方法更显优势,电路结构更为简单,所用晶体管数量更少.     

基于阈算术代数系统的ECL触发器设计

针对ECL触发器设计中存在电路结构复杂、设计过程繁琐等不足,在分析ECL电路特点和阈算术代数系统的基础上,设计出一种ECL算术运算单元电路,进而提出了基于阈算术代数系统的ECL触发器的设计方法,具体设计了ECL二值主从型D触发器、ECL三值D锁存器以及ECL三值T触发器置数单元.采用TSMC 0.18μm工艺参数对所设计的电路进行HSPICE模拟,结果显示,所设计的电路具有正确的逻辑功能和良好的瞬态特性,验证了本方法的正确性.与以往的ECL触发器电路相比,本方法设计的ECL触发器电路结构有所简化,运用和图方法,使得设计更加简单、直观有效.特别是在较复杂电路设计时,本方法更显优势,电路结构更为简单,所用晶体管数量更少.     

基于R-SET结构的逻辑门电路和触发器设计

提出一种基于单电子晶体管的新型电路结构--R-SET结构,并从R-SET结构的反相器着手对该结构电路的工作原理和性能进行了分析.构造出基于R-SET结构的或非门、一位数值比较器、SR锁存器和D触发器.通过对各电路进行SPICE仿真,验证了各电路的正确性.最后对R-SET和互补型SET 2种结构的D触发器进行性能比较,得出R-SET结构的D触发器具有结构简单,功耗低,延时小的特点.     

基于多阈值技术的低功耗D触发器设计

目前CMOS电路中,漏电流功耗已经成为不可忽视的部分.降低电路漏电流功耗的一种有效方法是采用多阈值电路技术.根据多阈值电路设计原理,电路的关键路径采用低阈值晶体管,以保证电路的性能;非关键路径采用高阈值晶体管,以降低电路的漏电流功耗.对于触发器来说,其对时钟的响应部分是一个关键路径,而对信号的响应部分是非关键路径.本文据此设计了一种新型低功耗D触发器--多阈值与非门保持型D触发器.该电路结构简单,降低了电路漏电流功耗,并且当输入保持不变时,时钟信号不作用于内部结点,使内部结点电压保持不变,这进一步降低了电路的功耗.模拟结果表明所设计的D触发器跟传统的D触发器相比,可节省近25%的功耗.     

基于多阈值技术的CMOS低功耗可预置边沿触发器设计

超大规模集成电路设计工艺已进入深亚微米阶段,漏电流功耗已经成为不可忽视的部分,多阈值CMOS技术是一种降低电路漏电流功耗的有效方击,它通过接入高阔值MOS管来抑制低阈值模块的漏电流．本文利用多阈值技术实现电路的冗余抑制,设计了基于多闻值技术的CMOS可预置主从型单边沿、双边沿D触发器,模拟结果表明,设计的触发器能有效降低电路漏电流功耗,跟已有文献提出的可预置主从型触发器相比,可节省近15％的功耗。     

互补对偶结构的三值ECL锁存器设计

在分析发射极耦合逻辑(ECL)电路的互补对偶特性基础上,指出了差分对的两个开关变量的不独立性及互补对偶特性,并设计了互补对偶结构的ECL三值D型锁存器.这种新型的D型锁存器电路比传统电路具有更简单的电路结构.它的输出是互补的双轨三值输出系统.应用这种新型锁存器设计的D触发器及时序电路将具有更简单的电路结构.     

三值脉冲式JKL触发器设计

锁存器和触发器是时钟系统的基本元件.由于具有硬边沿、低延时等特点,脉冲式触发器比主从触发器越来越受到关注.很多文献对二值脉冲式触发器进行了研究,但是目前对三值CMOS脉冲式触发器的研究并不多.本文从脉冲式触发器的特点出发,提出了单边沿、双边沿三值脉冲式JKL触发器的设计,进一步丰富和完善了多值脉冲式触发器的设计.HSPICE模拟结果表明,提出的三值脉冲式JKL触发器具有正确的逻辑功能和功耗低、延时小的特点.与从传统的主从型和维持阻塞型三值JKL触发器相比,所设计的三值脉冲式JKL触发器电路结构简单,节省了近54.5%的能耗.     

维持阻塞触发器设计原理新解

本文分析了由门级组成的两类锁存器, 并证明了传统的维持阻塞触发器即为由其中单轨输入锁存器设计的主从触发器.由于两个由时钟控制的与非门被主从两部分公用, 因此它的结构特别简单     

基于RTD和HEMT的D触发器设计

共振隧穿二极管(RTD)作为一种新的量子器件和纳米电子器件,具有负内阻、电路功耗低、工作频率高、双稳态和自锁等特性,可突破CMOS工艺尺寸的物理极限,在数字集成电路领域有更为广阔的发展空间.针对RTD的特性,采用3个RTD串联的单双稳态转换逻辑单元(MOBILE)和类SR锁存器,设计了基于RTD和HEMT(高电子迁移率晶体管)的D触发器.较于其他研究的D触发器,该D触发器能有效降低电路的器件数量和复杂度,且能抗S、R信号的延时差异干扰,具有更稳健的输出.     

时钟信号竞争型边沿触发器

本文通过对触发器存贮函数的形式变换,导出各种钟控锁存器的结构设计;并根据对一次操作型(边沿操作型)触发器时钟的要求,设计与解释了二类时钟信号竞争型边沿触发器.     

时钟信号竞争型边沿触发器

本文通过对触发器存贮函数的形式变换，导出各种钟控锁存器的结构设计，并根据对一次操作型(边沿操作型)触发器时钟的要求，设计与解释了二类时钟信号竞争型边沿触发器.     

基于低功耗双边沿D触发器的任意进制异步计数器设计

从D触发器激励表入手，分别给出了采用单边沿D触发器和双边沿D触发器的2^n进制异步加法计数器、减法计数器的设计方法．在此基础上，采用逻辑函数修改技术，通过实例讨论了基于单边沿D触发器和双边沿D触发器的异步任意进制计数器的设计．该设计方法方便，快速，具有一定的实用意义．     

基于集成门电路的三值无稳态触发器研究

通过对二值无稳态触发器设计原理的重新归纳,本文从三值单稳态触发器的设计出发,提出了基于集成门电路的三值无稳态触发器的设计方案, 并用PSPICE程序进行计算机验证. 结果表明所设计的三值无稳态触发器具有正确的逻辑功能. 本文还进一步提出了三值等宽的三值无稳态触发器的设计方案.     

三值线性时序机(TLSM)及其在三值序列滤波器与发生器中的应用

本文提出了三值线性时序机(TLSM)模型.并提出了基于文献[4]的三值D型触发器的三值序列滤波器与三值序列发生器的设计,讨论了三值序列发生器在保密通信中的应用.     

三值线性时序机(TLSM)及其在三值序列滤波器与发生器中的应用

本文提出了三值线性时序机(TLSM )模型.并提出了基于文献〔幻的三值D型触发器的三值序列滤波器与三值序列发生器的设计,讨论了三值序列发生器在保密通信中的应用     

基于钟控神经MOS管的多值双边沿D触发器设计

通过对钟控神经MOS管特性和冗余抑制技术的研究,提出了一种新型多值双边沿D触发器的设计方案．该方案利用钟控神经MOS管多输入栅加权信号控制、浮栅上的电容耦合效应及具有对浮栅进行初始化并将数据保存在浮栅上等特性,实现D触发器的多值输出．与传统触发器相比较,此多值触发器不但减少时钟冗余信号,降低电路功耗,提高电路效率,而且无需改变电路的结构就可实现不同基的多值D触发器．最后,采用0．25μm CMOS工艺,利用PSPICE模拟验证了所设计的电路具有正确的逻辑功能,并与相同功能多值D触发器比较,多值双边沿D触发器具有明显的低功耗特性．     

基于CNFET的三值脉冲型移位寄存器设计

通过对碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)多阈值特性和多值逻辑原理的研究,结合移位寄存器设计方法,提出基于CNFET的具有左移右移并入并出功能的三值脉冲型移位寄存器设计方案.该方案首先利用开关信号理论和CNFET特性设计三值D触发器;然后设计三值T运算电路,并实现数据选择器逻辑功能;最后,在此基础上设计基于CNFET的三值脉冲型移位寄存器.经实验验证,所设计的电路输出稳定,具有正确的逻辑功能,且与CMOS低功耗移位寄存器相比,功耗延时积(Power-Delay Product)降低76.7%.