基于阈算术代数系统的ECL触发器设计

针对ECL触发器设计中存在电路结构复杂、设计过程繁琐等不足,在分析ECL电路特点和阈算术代数系统的基础上,设计出一种ECL算术运算单元电路,进而提出了基于阈算术代数系统的ECL触发器的设计方法,具体设计了ECL二值主从型D触发器、ECL三值D锁存器以及ECL三值T触发器置数单元.采用TSMC 0.18μm工艺参数对所设计的电路进行HSPICE模拟,结果显示,所设计的电路具有正确的逻辑功能和良好的瞬态特性,验证了本方法的正确性.与以往的ECL触发器电路相比,本方法设计的ECL触发器电路结构有所简化,运用和图方法,使得设计更加简单、直观有效.特别是在较复杂电路设计时,本方法更显优势,电路结构更为简单,所用晶体管数量更少.     

阈算术代数系统及电流型CMOS电路设计

根据电流信号易于实现算术运算的特点,定义了阈算术运算、非负运算和阈算术函数,提出了和图为阈算术函数的图形表示,从而建立了阈算术代数系统.并通过具体的电流型CMOS电路的设计实例,阐述了算术意义明确的电流型电路设计方法及基于和图的电流型电路设计方法,实现了阈算术代数在二值电流型CMOS电路中的应用.计算机模拟结果表明,所设计的电路具有正确的逻辑.提出的阈算术代数系统为电流型电路的设计提供了一种新的简单有效的方法.     

互补对偶结构的三值ECL锁存器设计

在分析发射极耦合逻辑(ECL)电路的互补对偶特性基础上,指出了差分对的两个开关变量的不独立性及互补对偶特性,并设计了互补对偶结构的ECL三值D型锁存器.这种新型的D型锁存器电路比传统电路具有更简单的电路结构.它的输出是互补的双轨三值输出系统.应用这种新型锁存器设计的D触发器及时序电路将具有更简单的电路结构.     

基于多β晶体管的三值全功能触发器及其应用

本文在分析多β晶体管工作原理的基础上,提出了利用多β晶体管结合ECL构成三值开关,并以此为基础设计了三值D型锁存器和三值主从型D触发器．本文还设计了三值全功能触发器,并讨论了三值全功能触发器的逻辑功能及其激励函数,最后应用全功能触发器对时序电路的实例进行了设计,实例设计表明应用该触发器可以简化电路结构,提高电路的工作速度．     

基于MCML的高性能三值D型触发器的设计

MCML电路由于具有高速低摆幅、抗干扰能力强、在高频下比传统CMOS电路功耗更低等优点,越来越受到广泛关注.通过分析二值MCML电路的设计方法,引入与参考电压进行比较的思路,设计了一种结构简单的新型高性能三值D型触发器.采用TSMC 180 nm工艺,使用HSPICE进行模拟.结果表明,所设计的触发器不仅具有正确的逻辑功能,工作频率达到10 GHz,平均D-Q延时和PDP也比传统CMOS三值触发器有明显降低,且随着工作频率的上升,PDP不断下降,适合于高速和高工作频率的应用.     

基于对称输入输出的三值ECL门电路设计

鉴于传统的多值ECL（发射极耦合逻辑）电路需要多个参考源的弊端,提出了采用对称输入输出的ECL电路结构,并设计了构成三值电路完备集的对称输入输出三值ECL文字电路和取大电路,这种电路形式可以减少ECL电路的参考电平数量,并具有更简单的电路结构,电源电压绝对值较低,并且电路功耗也有所降低．     

基于CNFET的三值脉冲式D触发器设计

通过对脉冲式时序电路的研究,利用多值开关信号理论,设计基于碳纳米场效应晶体管的单边沿和双边沿三值脉冲式D触发器.该方案利用CNFET高速低功耗特征,结合多值逻辑电路的开关运算,简化函数表达式,优化电路结构,减少晶体管数量,达到了降低功耗的目的.经过HSPICE仿真结果表明,所设计的三值脉冲式D触发器具有正确的逻辑功能和低功耗特性.     

三值脉冲式JKL触发器设计

锁存器和触发器是时钟系统的基本元件.由于具有硬边沿、低延时等特点,脉冲式触发器比主从触发器越来越受到关注.很多文献对二值脉冲式触发器进行了研究,但是目前对三值CMOS脉冲式触发器的研究并不多.本文从脉冲式触发器的特点出发,提出了单边沿、双边沿三值脉冲式JKL触发器的设计,进一步丰富和完善了多值脉冲式触发器的设计.HSPICE模拟结果表明,提出的三值脉冲式JKL触发器具有正确的逻辑功能和功耗低、延时小的特点.与从传统的主从型和维持阻塞型三值JKL触发器相比,所设计的三值脉冲式JKL触发器电路结构简单,节省了近54.5%的能耗.     

基于多阈值技术的低功耗D触发器设计

目前CMOS电路中,漏电流功耗已经成为不可忽视的部分.降低电路漏电流功耗的一种有效方法是采用多阈值电路技术.根据多阈值电路设计原理,电路的关键路径采用低阈值晶体管,以保证电路的性能;非关键路径采用高阈值晶体管,以降低电路的漏电流功耗.对于触发器来说,其对时钟的响应部分是一个关键路径,而对信号的响应部分是非关键路径.本文据此设计了一种新型低功耗D触发器--多阈值与非门保持型D触发器.该电路结构简单,降低了电路漏电流功耗,并且当输入保持不变时,时钟信号不作用于内部结点,使内部结点电压保持不变,这进一步降低了电路的功耗.模拟结果表明所设计的D触发器跟传统的D触发器相比,可节省近25%的功耗.     

低功耗动态三值CMOS D触发器设计

低功耗设计在当前超大规模集成电路中越来越重要，本文以一种没有直流功耗．具有完全电压摆幅的低功耗动态CMOS三值反相器作为基础。结合简单三值差分逻辑（STDL）的结构．设计了一种低功耗动态三值CMOS D触发器．该触发器能很好地实现动态D触发器的逻辑功能．并且具有结构简单、芯片面积小、时钟简单等优点．Pspice模拟表明所设计的触发器还具有速度快、功耗低的优点．它比二值动态TSPCL D触发器节省近35%的能耗．     

三值移位寄存器与三值环形计数器

本文利用三值D型触发器和三值置态型触发器,提出了对三值移位寄存器和三值环形计数器的电路设计.讨论表明所设计的电路在结构和功能上与二值电路均有很好的对应关系,同时还揭示了三值环形计数器的各种结构与三值变量的极性变换有关.     

基于并联开关技术的ECL电路设计

本文首先指出了采用电压信号的多值电路中,在多个开关串联时存在的问题,进而提出了适合于ECL电路设计的两种将串联开关转换成并联开关的方法,并具体设计了采用并联开关的三值ECL电路。设计实例表明这些方法具有简便、规范的特点。用PSPICE对设计的电路进行模拟得到的结果表明,采用并联开关技术设计的电路不仅具有正确的逻辑功能,而且比采用串联开关设计的电路具有更快的速度。     

基于串联门的三值低功耗ECL 门电路

本文讨论了三值ECL 串联门中输入信号的电平移位和输出信号的函数表示形式.利用差动电流开关理论和ECL 串联门结构分析, 本文设计了常用的三值低功耗ECL 电路.     

基于多阈值神经元的D型触发器设

分析硬限幅多阈值神经元的工作原理,提出了运用多阈值神经元设计D触发器的方法.首先,用单个多阈值神经元设计锁存器;其次,利用两个锁存器设计了一次操作的主从型D触发器.本文设计的基于多阈值神经元的触发器与传统基于单阈值神经元的触发器相比减少了神经元的数量和连接数目、降低了复杂度、提高了稳定性.运用本文提出的多阈值神经元触发器,可以设计任意功能的神经网络时序电路.     

基于钟控神经MOS管的多值双边沿D触发器设计

通过对钟控神经MOS管特性和冗余抑制技术的研究,提出了一种新型多值双边沿D触发器的设计方案．该方案利用钟控神经MOS管多输入栅加权信号控制、浮栅上的电容耦合效应及具有对浮栅进行初始化并将数据保存在浮栅上等特性,实现D触发器的多值输出．与传统触发器相比较,此多值触发器不但减少时钟冗余信号,降低电路功耗,提高电路效率,而且无需改变电路的结构就可实现不同基的多值D触发器．最后,采用0．25μm CMOS工艺,利用PSPICE模拟验证了所设计的电路具有正确的逻辑功能,并与相同功能多值D触发器比较,多值双边沿D触发器具有明显的低功耗特性．     

三值绝热门控串行数值比较器设计

通过对数值比较器、多值逻辑电路和绝热电路工作原理及结构的研究,提出一种新型的三值绝热门控高位先行串行数值比较器设计方案.该方案利用电路三要素理论,分别推导出构成三值绝热门控串行数值比较器的三值绝热文字电路和一位三值绝热数值比较器的元件级函数表达式及相应的电路结构.PSPCIE模拟结果表明,所设计的电路逻辑功能正确,具有绝热电路能量恢复的特点,将其与传统三值CMOS高位先行串行比较器相比,平均节省功耗约90%.     

可限加分解阵与三值ECL电路设计

在分析了射极耦合逻辑(ECL)电路限加-取小物理结构的特点后,引入矩阵形式来表示电路的输出函数;定义了适用于ECL电路设计的矩阵运算,并分析了矩阵的可限加分解性、函数的凸性等特性;然后通过矩阵变换,将多值逻辑函数分解为适合ECL电路实现的子函数,从而得到对应电路.举例说明了分解过程和具体ECL电路的设计过程.例证表明,该方法是可行的,并且直观、易操作.     

四值施密特电路设计

本文分析了四值施密特电路工作过程中的时序特征,导出了相应的特征方程,并利用时序电路的设计方法,提出了两种四值施 特电路的设计方案,基于TTL技术设计的四值施密特电路已用PSPICE模拟证明了具有理想的施密特电路功能,讨论表明四值施密特电路的特征方程及电路的逻辑结构与对二值施密特电路及三值施密特电路讨论的结果相同,由此发现各种基的施密特电路具有共性。     

可限加分解阵与三值ECL电路设计计

在分析了射极耦合逻辑（ECL）电路限加-取小物理结构的特点后,引入矩阵形式来表示电路的输出函数;定义了适用于ECL电路设计的矩阵运算,并分析了矩阵的可限加分解性、函数的凸性等特性;然后通过矩阵变换,将多值逻辑函数分解为适合ECL电路实现的子函数,从而得到对应电路．举例说明了分解过程和具体ECL电路的设计过程．例证表明,该方法是可行的,并且直观、易操作．