基于FPGA的信号微小延时方法

针对FPGA输入输出信号微小延时的需求,根据FPGA的I/O特性和I/O逻辑资源,研究了一种基于FPGA的信号微小延时方法;采用FPGA的输入输出延时单元IODELAY,实现对输入输出信号的绝对延时,能够确保对FPGA的输入输出信号进行最小78ps的延时;根据实际需要可以通过参数选择实现对输入信号的固定延时和可变延时工作模式,以及对输出信号的固定延时工作模式;实际应用表明,文中实现的信号延时方法能够精确实现信号微小延时,延时效果稳定,受温度等外界环境变化影响较小,能够满足工程项目中对信号微小延时的实际需要。     

基于Linux的FPGA+ARM高速数据采集系统设计

对于高速A/D的采集,采用I/O读取方式, ARM9最大能够采集500KSPS的A/D,因此ARM不能实现对更高速度数据读取;为达到更高速,提出了FPGA+ARM的双核架构的高速数据采集的方法,FPGA能够采集2MSPS的A/D,并采用ARM的DMA完成与FPGA的FIFO通信,以及使用Linux的内存映射技术来提高应用层与内核层数据传输效率,完成数据采集。该系统设计了FPGA+ARM接口电路,开发了Linux下的DMA驱动程序。经试验测试,系统具有高速采集的性能。     

基于FPGA的无创伤血液成分光谱采集系统设计

血液成分检测是健康诊断的重要手段,常规的血液成分检测采用抽血的方法,不仅给病人带来痛苦,还存在交叉感染的风险。近红外光谱技术是无创伤血液成分检测中的研究热点。为满足近红外无创伤血液成分检测仪器对其光谱数据采集系统提出的高速、多通道和高信噪比的要求,设计了一种基于现场可编程门阵列(FPGA)的高速、多通道光谱数据采集系统。该系统采用Altera公司Cyclone IV系列的FPGA芯片作为其微控制器,控制两片8通道的A/D芯片并行采集16通道的人体血液脉搏波光谱信号,采集到的数据在FPGA的控制下首先缓存在FPGA内部建立的乒乓RAM中,然后转存至外部SRAM芯片中,最后经USB总线传输至计算机。实验结果表明,在19 531 Hz的采样频率下,该系统能够高速并行采集16个通道的信号,重复性信噪比可达40 000∶1。此外,在该采样率下,系统可以采集到高信噪比的人体血液脉搏波信号,采集速度能够达到每秒305幅光谱图。该系统满足近红外无创伤血液成分检测仪器对于光谱数据采集系统的基本要求。该研究的主要创新点为将FPGA应用于近红外无创伤血液成分检测仪器的数据采集系统中,FPGA能够同时控制两片AD芯片进行16路人体血液脉搏波数据的高速并行采集,解决了单片机作为微控制器时无法实现多通道大量数据高速采集和储存的问题,使仪器的采集速度大大加快;同时使用FPGA内部资源建立乒乓RAM进行数据的缓冲,实现了不同位数数据从AD芯片到SRAM芯片的无缝连续传输。     

基于DSP+FPGA的实时信号采集系统设计与实现

为了提高对实时信号采集的准确性和无偏性,提出一种基于DSP+FPGA的实时信号采集系统设计方案。系统采用4个换能器基阵并联组成信号采集阵列单元,对采集的原始信号通过模拟信号预处理机进行放大滤波处理,采用TMS32010DSP芯片作为信号处理器核心芯片实现实时信号采集和处理,包括信号频谱分析和目标信息模拟,由DSP控制D/A转换器进行数/模转换,通过FPGA实现数据存储,在PC机上实时显示采样数据和DSP处理结果。通过仿真实验进行性能测试,结果表明,该信号采集系统能有效实现实时信号采集和处理,抗干扰能力较强。     

一种用于高场MRI的多源射频发射机

介绍了高场磁共振成像（MRI）多源发射技术的原理,提出了一种用于高场MRI系统的多源射频信号发射机.它能并行输出多路频率、相位、幅度,可快速独立调节的射频脉冲信号.该射频发射机的实现基于单片现场可编程门阵列（FPGA）和多通道数模转换器（DAC）芯片,FPGA读取预存于双端口随机存取存储器（RAM）中的射频信号参数,并利用读取的参数分别实现每路信号的直接数字频率合成（DDS）和信号调制等核心功能,获得多路数字射频信号;FPGA输出的数字信号经过高性能DAC转化为模拟信号,即所需要的射频信号.该射频发射机在设计中大量采用软件无线电技术,即利用Xilinx提供的IP核实现DDS和信号调制等主要功能,具有集成度高、体积小、灵活度高的优点,同时,该设计可以大大缩短开发时间,有效降低实现的难度和成本,为高场MRI谱仪的多源射频发射机的设计研制提供了一种低成本、高效、高性价比的方案.     

光子集成射频自干扰消除系统性能仿真分析

针对全双工通信系统设计了光子集成射频自干扰消除功能芯片.该芯片采用相位调制将射频信号转换至光域,在光域内进行光载射频信号的幅相调控以实现干扰对消功能.对功能芯片中主要功能单元进行优化设计后,延时调谐范围为0～10ps,30GHz带宽内的延时抖动小于0.1ps;滤波响应阻带抑制度为36.5dB,通带带宽为60.6GHz,边沿陡峭度为9.2dB/GHz.建立了光子集成芯片射频自干扰消除系统的理论模型,对功能芯片中可调光延时线、可调光衰减器及滤波器等引入的延时、幅度不匹配对系统消除性能的影响进行了仿真分析.结果表明,幅度失配量为0.02dB时,2GHz带宽信号下系统抑制度为-42.7dB;延时抖动为0.07ps时,2GHz带宽信号下系统的抑制度为-37dB.研究结果可为光子集成射频干扰抑制功能芯片的研制提供参考.     

基于FPGA的核磁共振数字化发射机

提出了一种基于FPGA的核磁共振数字化正交发射机的设计技术.利用FPGA内嵌块RAM以及丰富的逻辑资源,并基于ARM7等嵌入式通讯系统完成发射机的高速调制,可以灵活地实现脉冲的频率、相位以及幅度等的调制,精确地控制脉冲的间隔时间.同时FPGA对两片DDS芯片的同步控制还可以实现正交射频信号的发射.     

微电路FPGA的γ电离总剂量效应与加固技术

 讨论了Actel公司的FPGA芯片A1280XL在有偏置和无偏置条件下的γ电离总剂量效应，试验结果表明偏置条件对FPGA芯片电离总剂量效应有较大影响，在有偏置下FPGA芯片A1280XL失效阈最小，为12.16 Gy(Si)；无偏置时FPGA失效阈最大，为33.2 Gy(Si)。对芯片内部结构进行了辐射效应分析，并提出一些加固方法提高器件的抗总剂量能力，如电路设计中采用冗余技术来实现对故障的检测和隔离，以及选取适当的屏蔽材料对器件进行屏蔽。     

基于FPGA与ARM的多路时序控制系统设计与实现

介绍了基于FPGA与ARM7的多通道、多时间范围的同步时序控制系统,采用FPGA实现20路高精度的信号延时输出控制,通过ARM7的数据总线接口实现了ARM与FPGA的数据交互;重点介绍了系统的硬件电路设计、ARM与FPGA总线的设计和FPGA内部程序模块的设计;各通道的输出信号类型与延时时间等参数均可以通过人机接口现场配置,也可以通过上位机软件来配置;该设计可以保证各通道信号通过外触发信号为基准来进行延时输出,系统的延时时间精度小于2μs;ARM7处理器芯片采用PHILIPS公司的LPC2214,FPGA采用Altera公司Cyclone系列的EP1C12Q240;采用硬件描述语言Verilog HDL来设计延时模块,延时精度达到1μs;该系统在靶场测试中验证了其正确性和有效性。     

基于USB3.0的高速数据传输电路的设计

针对大容量数据记录器与外围计算机之间的数据通信时间长速度慢的问题,借助USB3.0接口良好的向后兼容性、易于使用性、可热插拔性、传输速度快等特点,设计了以FPGA为主控单元, DDR2 SDRAM作为高速大容量缓存,USB3.0接口作为与计算机进行数据通信接口的高速数据传输电路系统。采用外接I2C接口的EEPROM作为USB3.0接口芯片的启动方式;通过专用的线性稳压器为DDR2提供稳定的参考电压和吸收电流;最后详细介绍了USB3.0接口芯片的固件程序配置和FPGA控制模块的逻辑设计。实验测试结果表明,通过USB3.0接口该系统数据传输速度达到149.29M/S,且数据传输可靠。     

基于AD9854重离子治癌加速器高频控制器设计

介绍了兰州重离子治癌加速器治疗装置的高频控制系统原理、软件设计、硬件配置和布局。提出并实现了对重离子治癌加速器高频控制系统的高频腔体的精确控制。在硬件上,重离子治癌加速器高频控制系统硬件平台由监视控制板和数据分析板两部分构成,采用双FPGA+DSP+DDS+PXI 结构,此结构具有强大的数据处理能力,其核心器件是FPGA和DDS。通过设计编写FPGA VHDL代码实现对DDS芯片的配置,产生的IQ两路信号,分别发送到高频腔、幅度调制器以及偏流电源上,完成幅相同调和频率调制。通过该设计,实现与DAC和ADC操作配合进行高速高效的数据传输,产生高品质束流。     

基于供电网络传导耦合的FPGA电磁敏感特性分析

针对电磁干扰(EMI)导致电子系统关键功能单元行为失效或安全问题,研究基于供电网络传导耦合的核心可编程集成电路(IC)电磁敏感(EMS)特性。分析典型FPGA供电网络的拓扑结构及其EMI传导耦合机理,设计基于EMI直接功率注入法的敏感度测试平台,测试受试芯片供电网络EMI传导耦合时典型功能单元的EMS特性,获取输入输出端口(IO)、逻辑单元(LE)、内部锁相环电路(PLL)等功能单元的敏感度阈值,给出LE冗余设计对相应电路EMS特性的影响规律。结果表明,在10 MHz~1 GHz干扰频率范围内,供电网络EMI敏感度由高到低依次为PLL,LE,IO,且IC地网络EMI敏感度高2~7 dBmW,LE冗余设计能有效改善逻辑功能单元电磁敏感度。     

电磁脉冲对数字信号处理器的干扰及其防护

为寻找有效的电磁脉冲防护加固措施,首先对电磁脉冲模拟器的干扰路径进行分析,包括数字信号处理器（DSP）与放电回路的共地耦合干扰及共网电耦合干扰,并将结构优化设计、硬件屏蔽加固措施与设置软件陷阱、开启看门狗等抗干扰措施相结合,对数字信号处理器（DSP）内核工作电压、输入/输出（I/O）端口以及显示屏等进行了干扰测试。实验结果表明,采用硬件与软件相结合的防护加固技术后,DSP主板的内核工作电压及I/O端口的干扰脉冲幅值减小,且干扰持续时间由2 s减少到400 ns,干扰脉冲获得了有效抑制。     

基于FPGA的电磁脉冲电场测量系统

为了测量纳秒级前沿的电磁脉冲电场,研制了一种基于现场可编程门阵列(FPGA)的宽频带电磁脉冲电场测量系统,该系统采用单极子天线作为电场探头的接收天线,高速AD采集调理电路输出的电压信号,由FPGA接收AD采样的数据并保存至DDR2和FLASH存储器中;分析了系统的整体方案;对系统的信号调理、采集的触发方式、FPGA控制以及干扰屏蔽等关键技术进行了重点分析;通过电场探头、电磁脉冲模拟器、PTEM暗室、衰减器以及示波器进行了性能和功能验证实验;利用软件将电场探头和示波器测得的信号进行处理和对比;实验表明,所研制的电场探头可以测量前沿大于2.5ns、电场强度为0~50kV/m的脉冲电场,系统线性度好,体积小,抗干扰性能好,测量准确性高。     

A pipelined architecture for real time correction of non-uniformity in infrared focal plane arrays imaging system using multiprocessors

This paper proposes a kind of pipelined electric circuit architecture implemented in FPGA, a very large scale integrated circuit (VLSI), which efficiently deals with the real time non-uniformity correction (NUC) algorithm for infrared focal plane arrays (IRFPA). Dual Nios II soft-core processors and a DSP with a 64+ core together constitute this image system. Each processor undertakes own systematic task, coordinating its work with each other’s. The system on programmable chip (SOPC) in FPGA works steadily under the global clock frequency of 96Mhz. Adequate time allowance makes FPGA perform NUC image pre-processing algorithm with ease, which has offered favorable guarantee for the work of post image processing in DSP. And at the meantime, this paper presents a hardware (HW) and software (SW) co-design in FPGA. Thus, this systematic architecture yields an image processing system with multiprocessor, and a smart solution to the satisfaction with the performance of the system.     

BEPC II直线加速器数字BPM前端调理电路的研制

针对北京正负电子对撞机改造工程（BEPC II）直线加速器束流位置测量电子学系统故障率上升这一现状,结合BEPC II直线加速器束流参数以及BPM电子学ADC芯片带通采样的需求,设计了隔离度高、幅相一致性好的数字BPM射频前端电子学模块。数字BPM电子学系统采用MicroTCA 4.0系统架构,以FPGA作为主控制器,基于EDA软件开发设计。重点介绍了射频前端电子学模块中射频功率放大器、数字可调衰减器、带通滤波器等设计和实验室及在线测试结果。BEPC II对撞模式下,使用正电子束流,完成电子学系统在线测试,x方向位置测量精度约为38.46 μm,y方向位置测量精度约为26.16 μm,其测量精度和系统稳定性优于商用模拟BPM电子学模块,能够满足BEPC II直线加速器束流位置测量需求。     

无人机定位系统电源分配网络电磁干扰行为级分析与预测

电源分配网络是无人机定位系统工作的基础单元,也是电磁干扰薄弱环节,电源分配网络（PDN）传导耦合干扰效应是导致定位系统故障的主要原因。为了提高定位系统电磁干扰敏感度预测模型的精度,基于泰勒级数对非线性系统的描述方法,将泰勒级数行为级模型系数表征为与干扰频率相关的函数,建立无人机定位系统PDN电磁干扰响应预测模型,分析预测PDN在受干扰情况下的非线性直流偏置电压。研究结果表明：在250～400 MHz电磁干扰范围内,基于泰勒级数的PDN电磁干扰响应预测模型可以对PDN在电磁干扰作用下的非线性直流偏置进行准确预测,预测误差在3%以内。     

基于FT245RL和FPGA的6路数据采集系统设计

针对大规模数据采集过程中存在数据量大与传输速度慢的矛盾,本文设计了基于FT245RL和FPGA的6路数据采集系统。该设计采用Xilinx公司的FPGA作为整个系统的核心,控制A/D转换器实现6路模拟数据的同步采集,并将转换后的数字信号存储到Flash中,最终通过USB2.0转换芯片将数据传输到上位机。试验表明,该数据采集系统能够满足对大容量数据实时采集、存储和上传的要求,具有工作稳定,可靠性高,传输速度快的特点,能够广泛应用于大规模数据的采集。