电磁脉冲对数字信号处理器的干扰及其防护

为寻找有效的电磁脉冲防护加固措施,首先对电磁脉冲模拟器的干扰路径进行分析,包括数字信号处理器（DSP）与放电回路的共地耦合干扰及共网电耦合干扰,并将结构优化设计、硬件屏蔽加固措施与设置软件陷阱、开启看门狗等抗干扰措施相结合,对数字信号处理器（DSP）内核工作电压、输入/输出（I/O）端口以及显示屏等进行了干扰测试。实验结果表明,采用硬件与软件相结合的防护加固技术后,DSP主板的内核工作电压及I/O端口的干扰脉冲幅值减小,且干扰持续时间由2 s减少到400 ns,干扰脉冲获得了有效抑制。