ZnO压敏陶瓷电导研究的新方法

在-180?℃—100?℃温度范围内研究了ZnO-Bi₂O₃二元、ZnO-Bi₂O₃-MnO三元以及商用ZnO压敏陶瓷的I-V特性.研究发现：二元试样电导由散射电导串联构成;三元试样电导由热电子发射电导混联构成;商用试样电导由热电子发射电导和隧道效应电导并联构成.对整个电流范围内的电导拟合表明：通过同一温度下电导分量同电流的关系,可以计算出该部分电导对应的非线性指数.在商用试样中,隧道电流产生的非线性指数为33,与实测值接近;该隧穿分量在小电流区也存在,且在低温下表现地更为明显. 关键词： ZnO压敏陶瓷 I-V特性')" href="#">I-V特性 导电机理     

直流老化及热处理对ZnO压敏陶瓷缺陷结构的影响

在电场为3.2 kV/cm, 电流密度为50 mA/cm²条件下对ZnO压敏陶瓷进行了115 h的直流老化, 研究了直流老化对ZnO压敏陶瓷电气性能及缺陷结构的影响. 发现直流老化115 h 后ZnO压敏陶瓷的电位梯度、非线性系数分别从2845 V/cm, 38.3下降到51.6 V/cm, 1.1, 介电损耗中的缺陷松弛峰被增大的直流电导掩盖, 电模量中只观察到一个缺陷松弛峰, 低频区交流电导率急剧增大并且相应的电导活化能从0.84 eV下降到只有0.083 eV. 通过对直流老化后的ZnO压敏陶瓷在800 ℃进行12 h 的热处理, 发现其电气性能和介电性能都得到了良好的恢复并有一定的增强, 电位梯度、非线性系数恢复到3085 V/cm, 50.8, 电导活化能上升到0.88 eV. 另外, 其本征氧空位缺陷松弛峰也得到了一定的抑制. 因此, 认为热处理过程中氧在晶界处的扩散作用对ZnO压敏陶瓷的直流老化恢复起到了关键作用. 关键词： ZnO压敏陶瓷 介电性能 直流老化 热处理     

ZnO压敏陶瓷缺陷结构表征及冲击老化机理研究

对多元ZnO压敏陶瓷电阻片进行了多达14000次的大电流冲击老化试验, 通过显微结构、电气性能及介电特性的测量对其缺陷结构进行了表征, 并研究了缺陷结构与大电流冲击老化之间的关系. 试验表明多次大电流冲击老化导致试样的电气性能明显下降, 发现ZnO压敏陶瓷的几何效应不仅受控于晶粒还与晶界密切相关. 另外, 通过介电谱分析观察到ZnO压敏陶瓷存在四种缺陷弛豫过程, 低温-60 ℃下的两个缺陷弛豫峰激活能约为0.24 eV和0.35 eV, 认为它们分别对应着本征的锌填隙缺陷L(Zn_i^··)和氧空位缺陷L(V_O^·)并且不受冲击老化的影响. 高温80℃以上两个松弛峰的活化能约为0.71 eV和0.84 eV, 认为它们分别对应着非本征的晶间相电子陷阱L(ingr)和晶界处界面态陷阱L(gb). 发现大电流冲击后, 仅界面态陷阱激活能从0.84 eV降低到0.76 eV, 认为界面态陷阱主要控制着ZnO压敏陶瓷的电气性能和稳定性.     

CaCu3Ti4O12-MgTiO3陶瓷的介电性能与I-V非线性特征

采用固相反应法制备了一系列CaCu₃Ti₄O₁₂-xMgTiO₃(x = 0, 0.25, 0.5, 1.0)复相陶瓷,研究了MgTiO₃掺杂对CaCu₃Ti₄O₁₂(CCTO)陶瓷相结构、显微组织、介电性能和I-V非线性特征的影响.研究发现:MgTiO₃掺杂不仅使CC 关键词： I-V非线性系数')" href="#">I-V非线性系数 巨介电常数 压敏电压     

ZnO-Bi2O3系压敏陶瓷的导电过程与等效势垒高度

研究了ZnO-Bi₂O₃系压敏陶瓷等效势垒高度_eff随着归一化电压的变化规律，发现等效势垒高度_eff随着归一化电压的增加先逐渐增大，达到最大值后持续下降.由于在外加电压作用下反偏势垒高度高于正偏势垒高度，等效势垒高度_eff主要取决于反偏势垒.因此，这种变化规律说明了ZnO压敏陶瓷晶界的导电过程可能存在三个阶段.在低归一化电压区，晶界区域中的电子从正偏势垒区注入到晶界无序层的速率低于电子从晶界无序 关键词： ZnO压敏陶瓷 归一化电压 等效势垒高度 导电过程     

ZnO压敏陶瓷介电损耗的温度谱研究

利用Novocontrol宽频介电谱仪在-100—20 ℃温度范围内测量了ZnO-Bi₂O₃系压敏陶瓷的介电频谱,其频率范围为10^-2—10⁶ Hz. 研究表明： ZnO压敏陶瓷特征损耗峰的活化能分别为0.26和0.36 eV,结合实验条件、理论计算结果及其他现象的分析排除了特征损耗峰源于阴极电子注入、夹层极化和偶极子转向极化的可能.热刺激电流（TSC）谱共出现三个峰,其中高温峰对应于TSC实验加压过程引入的热离子极化,而中温峰和低温峰对应于介电损耗峰. 在分析的基础上,提出了ZnO压敏陶瓷的特征损耗峰起源于耗尽层内本征缺陷的电子弛豫过程. 关键词： ZnO压敏陶瓷 本征缺陷 介电谱 热刺激电流     

ZnO-Bi2O3系压敏陶瓷的晶界电子结构

测量了ZnO-Bi₂O₃系压敏陶瓷在不同温度下的介电频谱,基于压敏陶瓷介电特征损耗峰起源于耗尽层内本征缺陷电子松弛过程的理论,计算了ZnO的本征缺陷结构,并进一步求出了晶界的微观电参数和宏观单晶界击穿电压.单晶界击穿电压的理论值与实验测量值符合得很好,这表明本文建立的基于介电谱计算本征缺陷的方法是有效的. 关键词： ZnO压敏陶瓷 晶界电子结构 介电谱     

沉淀剂对ZnO压敏陶瓷缺陷结构和电气性能的影响

研究了不同沉淀剂(NH₄HCO₃和NaOH)对共沉淀法制备的ZnO压敏陶瓷性能的影响. 结果表明: 不同的沉淀剂对ZnO压敏陶瓷的微观结构及电气性能有明显的影响. 其中陶瓷微观结构的变化主要由沉淀剂本身的性质引起; 而电气性能的改变除了与微观结构相关外, 主要受不同沉淀剂对陶瓷晶界势垒参数的影响; 此外, 沉淀剂NaOH引入的Na⁺作为施主杂质离子掺杂ZnO压敏陶瓷, 增加晶粒中的自由电子浓度, 因此本征缺陷(锌填隙和氧空位)浓度受到抑制, 而锌填隙浓度相对于氧空位而言对施主离子掺杂更为敏感. 由此, 采用共沉淀法制备ZnO压敏陶瓷粉体时, 沉淀剂种类的选择很重要, 即使微量的杂质也会引起压敏陶瓷性能的较大改变, 应尽可能避免杂质离子的引入. 关键词： ZnO压敏陶瓷 缺陷结构 沉淀剂 介电性能     

ZnO压敏陶瓷中缺陷的介电谱研究

从理论上证明了介电松弛过程在介电谱上等效于电子松弛过程,认为室温下10⁵Hz处特征损耗峰起源于耗尽层处本征缺陷所形成的电子陷阱.在-130—20℃范围内测量了三种配方ZnO陶瓷的介电频谱,发现ZnO压敏陶瓷室温下10⁵Hz处的特征损耗峰在低温下分裂为两个特征峰,认为它们起源于耗尽层中的本征缺陷(锌填隙或/和氧空位)的电子松弛过程.发现ZnO-Bi₂O₃二元系陶瓷特征峰仅仅由锌填隙引起,而ZnO-Bi_{2关键词： ZnO压敏陶瓷 本征缺陷 介电谱 热处理}     

ZnO-Bi_2O_3系压敏陶瓷缺陷弛豫特性的研究进展

由于具有良好的非欧姆特性,ZnO压敏陶瓷被广泛用于电子线路和电力系统的浪涌吸收和瞬态过电压抑制,因此,ZnO压敏陶瓷材料的发展一直备受国内外学者和业界的关注.然而,ZnO压敏陶瓷内部的缺陷结构及其引起的弛豫过程与ZnO压敏陶瓷电性能之间的关联还不清楚,一直是研发新型ZnO压敏陶瓷所要面临的挑战.本文综述了ZnO压敏陶瓷的缺陷类型、理论计算,着重分析了不同缺陷的相应弛豫表征方法,并对ZnO压敏陶瓷的缺陷弛豫机理及其与电老化特性的关联等方面进行了评述.     

ZnO压敏陶瓷的介电谱

在-160℃-200℃温度范围内、0.1 Hz-0.1 MHz频率范围内测量了 ZnO压敏陶瓷的介电频谱, 发现可以采用电导率谱低频端的类直流特性来表征晶界Schottky势垒的电子输运过程, 获得的Schottky势垒高度为0.77 eV. 基于背靠背双Schottky势垒模型, 提出当存在直流偏压时, 势垒高度将随直流偏压线性增大. 基于此势垒模型计算了ZnO压敏陶瓷单晶界的直流偏压大小, 进而计算出晶粒平均尺寸为6.8 μm, 该理论值与通过扫描电子显微镜断面照片获得的测量值的偏差在5%以内. 可见采用介电谱不但可以获得势垒高度实现电气性能的表征, 还能获得晶粒尺寸实现显微结构的表征.     

Varistor and dielectric properties of Cr2O3 doped SnO2–Zn2SnO4 composite ceramics

Cr₂O₃ doped SnO₂–Zn₂SnO₄ composite ceramics were prepared by traditional ceramic processing and the varistor, dielectric properties were investigated. With increasing Cr₂O₃ content, the breakdown electrical field E_B increases from 11 to 92 V/mm and the relative dielectric constant ε_r measured at 1 kHz, 50 °C decreases from 11,028 to 3412, respectively. The barrier height ?_B about 0.8–0.84 eV and the decreasing of SnO₂ grain size suggest that the varistor behavior with high ε_r is originated from SnO₂–SnO₂ or SnO₂–Zn₂SnO₄ grain boundary. In the dielectric spectra lower than 1 kHz, a dielectric peak is presented and depressed with increasing bias voltage. Similarly, at high temperature, the dielectric constant also presents a dielectric peak in the temperature spectra and the peak becomes faint with increasing frequency. The exhibition of the dielectric peak is thought to be attributed to the conduction of grain boundary since it is accompanied by the sharp increase of dielectric loss. In addition, a dielectric relaxation with the activation energy about 0.4–0.5 eV was observed in the temperature range of 20–100 °C. Based on the results, the formation mechanism of Schottky barriers at grain boundaries and the varistor behavior with high dielectric constant are well understood.     

ZnO压敏陶瓷中的本征缺陷

研究了ZnO-Sb₂O₃-BaO系和ZnO-Bi₂O₃-Sb₂O₃-BaO系压敏陶瓷的介电损耗因子D(tanδ)与频率f的关系。发现不含Bi₂O₃试样在室温附近出现一新的损耗峰,峰值频率在2MHz左右,对应的电子陷阱能级为0.18eV,分析认为是由于本征缺陷Zn_i所致。设想Bi离子对Zn_i 关键词：     

利用普适介电理论对银/氧化锌复合材料介电性能的研究

研究了银/氧化锌复合材料的介电特性,发现其在低频下的频率特性表现出很强的弥散现象,直流电导相对真交流电导也不可忽略.利用普适介电理论,对于频率范围为10^-1—10⁷ Hz, 温度范围为173—473 K的实验结果进行了分析.通过对电导率的标准化处理发现,不同银含量的样品其介电损耗机理相同,均属深能级的电子跳跃.试样的电位梯度E_1mA随银含量的变化可以通过α_lf随银含量的变化关系来反映.实验结 关键词： 普适介电理论 介电特性 氧化锌     

铁磁性锰氧化物掺杂的ZnO压敏电阻性能研究

利用通常的电子陶瓷制备工艺制备了铁磁性锰氧化物La_07Sr_03MnO₃掺杂的ZnO陶瓷. 晶界处存在La_07Sr_03MnO₃(LSMO)和LaMnO₃(LMO)两种杂相. 样品中绝缘相LMO的含量显著影响着样品的电学性能. 掺杂后的样品仍具有一定的铁磁性. 在样品上施加磁场后,样品电阻值增加,表现为正磁电阻性质. 正磁电阻的出现,是由于磁场的存在 关键词： ZnO 压敏电阻 锰氧化物 正磁电阻     

Mechanisms of asymmetric leakage current in Pt/Ba0.6Sr0.4TiO3/Nb-SrTiO3 capacitor

Mechanisms of leakage current have been investigated in the capacitor consisting of a Ba_0.6Sr_0.4TiO₃ thin film, a Pt top electrode, and a Nb-doped SrTiO₃ (STON) bottom electrode. The leakage current shows asymmetric behavior for different bias voltage. For the Pt electrode negatively biased, the leakage current can be explained by modified Schottky emission mechanism, and the barrier height is obtained as 0.44 eV. For the Pt electrode positively biased, the leakage current shows a space-charge-limited current behavior. The trap in dielectric film is regarded as deep traps, and the density of trapped carrier is estimated as about 3.2×10²³/m³. PACS 77