场发射平板显示高低压电平转换电路

提出适用于场发射高压驱动的高低压电平转换电路设计及性能分析。通过模拟,此电路可以在100V的驱动工作电压以及10mA的驱动电流条件下安全工作,最高工作频率可达20MH_z。在50pF输出负载下上升时间和下降时间分别为14,25ns。同时分析了高压CMOS器件与0.8μm标准CMOS工艺兼容过程中的厚栅氧化对于低压器件及高压N管的阈值特性影响。     

电极布局对硅LED性能的影响

采用0.35μm双栅标准CMOS工艺设计和制备了叶型硅发光器件.叶型硅发光器件由3个楔型器件的组合而成,pn结结构为n阱/p+结.使用奥林巴斯IC显微镜测得了器件的显微图形,并对器件进行了电学特性测试.器件工作在雪崩击穿下,开启电压为8.8 V,能够发出黄色可见光;正向偏置下,器件开启电压为0.8 V.在与已经制备的楔...     

发光窗口对MOS结构硅LED电光性能的影响

通过0.18μm标准CMOS工艺设计并制备了一种MOS结构的硅基发光器件。该光源器件在一个n阱中设计了两个相同的PMOS,分别利用p~+源/漏区与n阱形成的p~+n结进行反偏雪崩击穿而发射可见光。测试结果显示,该光源器件在正偏状态下的开启电压为0.8 V,在6 V的反偏电压下发生雪崩击穿,能够发出黄色的可见光,发光频谱范围为420～780 nm。本文对比了0.5μm和2μm两个不同发光窗口宽度的测试结果,发现该光源器件在更小发光窗口具有更高的发光强度和更好的发光均匀度,该特征与发光器件的反向电流密度分布和光在金属电极间的反射有关。研究成果在片上硅基光电集成回路中具有一定的应用价值。     

高探测效率CMOS单光子雪崩二极管器件

基于标准0.35μm CMOS工艺设计了一种单光子雪崩二极管器件.采用p+n阱型二极管结构,同时引进保护环与深n阱结构以提高单光子雪崩二极管性能;研究了扩散n阱保护环宽度对雪崩击穿特性的影响;对器件的电场分布、击穿特性、光子探测效率、频率响应等特性进行了分析.仿真结果表明:所设计的单光子雪崩二极管器件结构直径为10μm,扩散n阱保护环宽度为1μm时,雪崩击穿电压为13.2 V,3 dB带宽可达1.6 GHz;过偏压为1 V、2 V时最大探测效率分别高达52%和55%;在波长500~800 nm之间器件响应度较好,波长为680 nm时单位响应度峰值高达0.45 A/W.     

基于silvaco-TCAD的In0.53Ga0.47As/InP红外探测器的仿真

采用silvaco-TCAD研究In0.53Ga0.47As/InP SAGCM-APD光电探测器,对探测器的结构参数对器件的电场分布、击穿电压和贯穿电压的影响进行仿真分析。研究表明电荷层对器件内部电场起到更好的调节作用,但过高的电荷层面密度会导致APD探测器的击穿电压与贯穿电压之差减小。倍增层厚度的增加使击穿电压先减小后增高,贯穿电压线性增加,同时耗尽层宽度变大,使器件电容减小。当倍增区厚度1 μm、偏压为-5 V时,器件电容密度达到了4.5×10-17 F/μm。反向偏置电压为30 V时,APD探测器在1.31 μm和1.55 μm波长下的响应度分别达到1 A/W和1.1 A/W     

0.18μm CMOS工艺栅极氧化膜可靠性的衬底和工艺依存性

用斜坡电压法(Voltage Ramp, V-ramp)评价了0.18μm双栅极 CMOS工艺栅极氧化膜击穿电量(Charge to Breakdown, Q_bd)和击穿电压(Voltage to Breakdown, V_bd). 研究结果表明，低压器件(1.8V)的栅极氧化膜(薄氧)p型衬底MOS电容和N型衬底电容的击穿电量值相差较小，而高压器件(3.3V)栅极氧化膜(厚氧)p衬底MOS电容和n衬底MOS电容的击穿电量值相差较大，击穿电压测试值也发现与击穿电量 关键词： 薄氧 可靠性 击穿电压 击穿电量     

楔形瓣状结构对正向注入型Si-LED发光特性的影响

基于标准CMOS工艺的p+源/漏区和n阱,设计了两种楔形瓣状结构的正向注入型硅基发光二极管(Si-LED),采用UMC 0.18μm 1P6M CMOS工艺设计制备.测试结果表明,正向注入型p+/n-well二极管的发射波长位于近红外波段,峰值波长在l 130 nm附近,且工作电压小于2V,与标准CMOS电路兼容.其中,八瓣结构的Si-LED (TS2)在200 mA时的发光功率可达1 200 nW,且未出现饱和,而注入电流为40 mA时的最大功率转换效率达5.8×10-6,约为四瓣结构器件(TSl)的2倍.所研制的Si-LED具有工作电压低、转换效率高等优点,有望在光互连领域得到应用.     

超薄栅下LDD nMOSFET器件GIDL应力下退化特性

对1.4nm超薄栅LDD nMOSFET器件栅致漏极泄漏GIDL(gate-induced drain leakage)应力下的阈值电压退化进行了研究.GIDL应力中热空穴注进LDD区界面处并产生界面态，这导致器件的阈值电压变大.相同栅漏电压V_DG下的不同GIDL应力后阈值电压退化量的对数与应力V_D/V_DG的比值成正比.漏偏压V_D不变的不同GIDL应力后阈值电压退化随着应力中栅电压的增大而增大，相同栅偏压V_G下的不同GIDL应力后阈值电压退化也随着应力中漏电压的增大而增大，这两种应力情形下退化量在半对数坐标下与应力中变化的电压的倒数成线性关系，它们退化斜率的绝对值分别为0.76和13.5.实验发现器件退化随着应力过程中的漏电压变化远大于随着应力过程中栅电压的变化. 关键词： 栅致漏极泄漏 CMOS 阈值电压 栅漏电压     

场板结终端对金刚石SBD内部电场分布及击穿特性的影响

建立了场板结终端对金刚石肖特基势垒二极管(SBD)的数值模拟模型,采用Silvaco软件中的器件仿真工具ATLAS模拟了场板长度L、绝缘层厚度TOX、衬底掺杂浓度NB、场板结构形状对器件内部电场分布以及击穿电压的影响,并对结果进行了物理分析和解释。结果表明:当TOX=0.4μm、NB=1015cm-3、L在0~0.2μm范围内时,击穿电压随着L的增加而增加;L0.2μm后,击穿电压开始下降。当L=0.2μm、NB=1015cm-3、TOX在0.1~0.4μm范围内时,击穿电压随着TOX的增加而增加;TOX0.4μm后,击穿电压开始下降。当L=0.2μm、TOX=0.4μm、NB=1015cm-3时,器件的击穿电压达到最大的1 873 k V。与普通场板结构相比,采用台阶场板可以更加有效地提高器件的击穿电压。     

基于双电荷层结构的CMOS单光子雪崩二极管

基于180nm标准CMOS工艺,设计了一种能够有效提高光子探测效率的双电荷层结构的单光子雪崩二极管.该器件结构采用P电荷层和逆行掺杂的深N阱形成PN结,选取不同的P电荷层掺杂浓度,对击穿电压进行优化,当P电荷层浓度为1×1018cm-3时,击穿电压为17.8V,电场强度为5.26×105 V/cm.进一步研究发现N电荷层的位置会影响漂移电流密度和扩散电流密度.当在深N阱与N隔离层交界处掺杂形成N电荷层,即N电荷层掺杂峰值距离器件表面为2.5μm时,器件性能最优.通过Silvaco TCAD仿真分析得到:在过偏压1V下,波长500nm处的探测效率峰值为62%,同时在300～700nm范围内的光子探测效率均大于30%.