异构多核系统中跨时钟域的解决方法

随着集成电路的集成度与性能的不断发展,芯片的功耗问题已经变的十分严重,功耗带来的挑战日益突出。异构多核动态调频架构是目前研究低功耗的主流方向。SOC系统当中同一时刻只有一个处理器能够控制总线,其它处理器则处理等待状态,异构多核动态调频架构能够通过降低不控制总线的处理器频率来达到降低功耗的目的。异构多核领域的处理器和总线跨时钟域解决方案,此方案在国内属于首次提出,可以运用在异构多核动态调频(DFS)架构当中。目前手持终端设备越来越强调功耗的重要性,因此异构多核领域的处理器和总线跨时钟域解决方案将有非常好的应用前景。该方案通过在处理器和AMBA总线之间添加FIFO以及一些复杂的算法,达到消除亚稳态和正常通信的目的。最终,通过仿真发现任意调节处理器的工作频率都能满足传输协议。证明该方案能在异构多核动态调频架构中运用。     

16nm工艺下的新一代静态时序分析技术SOCV

工艺偏差在更加先进的工艺节点上别的尤为重要。最初使用工艺偏差方法学(on-chip variation,OCV)使用一个系数因子在整条时序路径上放大缩小来模仿工艺变化,这种方法学过于悲观。先进的片上误差方法学(advanced ocv,AOCV)可以在不同的时序路径上不同的逻辑深度添加不同的系数因子来模拟工艺误差。但是这种方法学分析的时间太长,消耗的内存太多,并且分析的场景出现的概率很低。文中介绍一种在16nm下最新的一代时序分析技术-统计学片上误差分析(statistic ocv,SOCV)。SOCV能够模拟某种误差使得延时出现的概率,因此SOCV较AOCV更为准确,能够去除部分特别悲观和特别乐观的场景。SOCV耗时明显要低于AOCV,因此SOCV能加快sign-off的时间。     

基于MIPI标准下的D-PHY的设计与验证

目前大部分移动设备均使用MIPI接口,主要是MIPI接口可以实现高速数据传输,同时不会造成功耗的损失过大。为了理解MIPI接口的工作原理,通过对D-PHY芯片设计和研究,阐述MIPI实现低功耗模式和高速模式传输数据的原理。对D-PHY芯片的设计,采用40nm的CMOS工艺为基础,实现以500MHz的速率来传输数据,功耗损失仅在0.74mW左右。