行为序列及基于多值逻辑的产生技术

本文在分析传统数字电路信号行为的基础上,提出了描述信号行为的三值序列产生技术,文中首先讨论了行为序列在低功耗估计技术中的应用及其多值描述,然后运用多值逻辑理论设计了三值行为序列变换电路,并结合SPICE模拟程序给出了行为序列的软件产生技术,最后讨论了如何产生相互独立的三值行为序列。     

基于施密特电路的多值脉冲电路研究

通过对基于施密特电路的二值单稳态触发器和二值无稳态触发器设计思想的分析，提出了以三值单稳态触发器和三值无稳态触发器为代表的多值脉冲电路的设计方案，并通过PSPICR5．0软件模拟，结果表明所设计的电路具有正确的逻辑功能．     

Moore机与 Mealy机之间的转换研究

本文从本质上归纳了二种时序机 Mealy机与 Moore机之间的转换效果 ,根据二者的输出序列 相差一个时     

三值序列的特征检测及其产生

本文重新定义了三值序列的表述及其规范,根据三值序列特征检测及其产生电路含有模3乘2运算,本文提出了具有Q,2Q双轨输出的三值D型触发器,以简化相关电路的逻辑结构并减少延迟,本文还讨论了三值线性模和特征序列及相应的电路设计。     

冗余抑制的硬件实现及作用过程分析

基于低功耗设计的要求,本文对数字系统中冗余现象的普遍性进行分析,研究了实施冗余抑制功能的各种基本结构,并进行了抑制作用的时间分析,这些均为在电路的低功耗设计中有效地应用冗余抑制技术提供了研究基础。     

抑制冗余优先编码器的逻辑设计

基于低功耗设计的要求,对传统设计的俦编码器中的冗余现象加以研究,利用冗余抑制技术重构基于门级设计优先编码器电路结构,该优先编码器经PSPICE模拟验证具有正确的逻辑功能,并且被证明它能达到降低功耗的目的。     

基于门控技术的低功耗串行比较器

通过对低位先比串行数值比较器和高位先比串行数值比较器的设计及分析，证明了应用门控时钟技术设计的时序电路具有明显的低功耗特性，PSPICE模拟结果证明了基于门控技术设计的电路能有效地降低电路的功耗，并保持正确的逻辑功能。