基于集成门电路的单稳态 触发器设计原理

本文对单稳态触发器的设计原理进行了研究.根据单稳态触发器工作特点的要求, 以 RC 电路为定 时单元,利用微分电路及“信号静态竞争冒险”等信号瞬变现象,并结合信号反馈存贮的原理, 阐明单稳态 触发器的设计思想.这有利于对单稳态触发器工作原理在本质上的理解, 同时为无稳态触发器、多值单稳 态触发器等的研究提供了理论依据     

四值单稳态触发器设计

在二值单稳态触发器设计的基础上，提出了四值单稳态触发器的设计方案．经过PSPICE模拟，所设计的电路具有正确的逻辑功能，并能由此方法推广到基值更高的单稳态触发器的设计．与二值单稳态触发器相比，四值单稳态触发器具有更强的功能．     

基于集成门电路的三值无稳态触发器研究

通过对二值无稳态触发器设计原理的重新归纳,本文从三值单稳态触发器的设计出发,提出了基于集成门电路的三值无稳态触发器的设计方案, 并用PSPICE程序进行计算机验证. 结果表明所设计的三值无稳态触发器具有正确的逻辑功能. 本文还进一步提出了三值等宽的三值无稳态触发器的设计方案.     

基本触发器、单稳态电路及多谐振荡器的统一设计和教学方法研究

针对一般教科书缺乏对基本触发器、单稳态电路及多谐振荡器设计方法的论述问题,从电路存储信号需求出发,研究了基本触发器、单稳态电路及多谐振荡器间的内在联系,发现通过在基本触发器的支路中接入电容,由电容的充放电实现单稳态电路及多谐振荡器,从而提出了基本触发器、单稳态电路及多谐振荡器的统一设计方法,并在课堂上讲授。这不仅有利于学生学习和掌握这3种电路的设计方法,深入理解这3种电路的工作原理,而且可培养学生探索事物本质及其内在联系的能力。     

基于施密特电路的多值脉冲电路研究

通过对基于施密特电路的二值单稳态触发器和二值无稳态触发器设计思想的分析，提出了以三值单稳态触发器和三值无稳态触发器为代表的多值脉冲电路的设计方案，并通过PSPICR5．0软件模拟，结果表明所设计的电路具有正确的逻辑功能．     

双边沿单稳态触发器的设计

对双边沿单稳态触发器的设计原理进行了研究，根据双边沿单稳态触发器工作特点的要求，以RC电路为定时单元，提出了积分型和微分型双边沿单稳态触发器的基本结构，阐明了双边沿单稳态触发器的设计方法，并具体设计了积分型和微分型双边沿单稳态触发器。     

基于钟控神经MOS管的多值双边沿D触发器设计

通过对钟控神经MOS管特性和冗余抑制技术的研究,提出了一种新型多值双边沿D触发器的设计方案．该方案利用钟控神经MOS管多输入栅加权信号控制、浮栅上的电容耦合效应及具有对浮栅进行初始化并将数据保存在浮栅上等特性,实现D触发器的多值输出．与传统触发器相比较,此多值触发器不但减少时钟冗余信号,降低电路功耗,提高电路效率,而且无需改变电路的结构就可实现不同基的多值D触发器．最后,采用0．25μm CMOS工艺,利用PSPICE模拟验证了所设计的电路具有正确的逻辑功能,并与相同功能多值D触发器比较,多值双边沿D触发器具有明显的低功耗特性．     

通用型三值单稳态触发器设计

对三值单稳态触发器的设计原理进行了研究,结合ＲＣ电路延迟作用和信号反馈存在的原理,设计了三值脉冲控宽电路和三值单稳触发器,并通过ＰＳＰＩＣＥ５．０软件模拟,证实了逻辑功能的正确性。     

用于显性脉冲式触发器的新型低功耗脉冲信号发生器

脉冲式触发器具有吸收时钟偏移和速度快的优点,为了实现高性能低功耗脉冲式触发器,提出了2种用于显性脉冲式触发器的新型低功耗双边沿脉冲信号发生器.第1种采用延时的时钟信号控制脉冲发生器内部节点的充放电路径,使它们交替导通来产生脉冲信号,减少了直流短路电流,降低了动态功耗;第2种在时钟上升沿和下降沿分别采用NMOS传输晶体管和级联PMOS管直接输出高电平脉冲信号,使其具有平衡的脉冲产生时间,有利于实现对称的输入信号建立时间,以达到脉冲式触发器最小的输入输出延时.通过HSPICE仿真,与以往同类的脉冲信号发生器相比,本文提出的2种脉冲信号发生器在平均功耗、速度、总沟道宽度等方面均有明显的优势,适用于设计高性能低功耗显性脉冲式触发器.     

可逆双边沿触发器的设计

提出了一种可逆双边沿D触发器的设计方法,该方法利用Feynman可逆逻辑门的信号复制特性,实现可逆D锁存器的设计.然后利用双边沿触发器原理,结合D可逆锁存器以及Fredkin和Modified Fredkin可逆逻辑门的数据选择功能,实现可逆双边沿触发器的设计.同时,利用Verilog硬件描述语言对提出的可逆双边沿D触发器的功能进行了描述.与已有的可逆触发器相比,在相同数据传输速率下,本文设计的双边沿触发器具有结构简单、垃圾位和常量输入少、量子代价更低的特点.     

硬件木马电路检测技术及发展趋势

随着集成电路产业链的全球化,硬件木马电路（HTH）日益成为潜在的威胁．木马电路的隐蔽性、多样性和植入层次的丰富性给木马电路的检测造成了困难．现有HTH检测方法多数通过测量比较功耗、时延等侧信道信息的方式展开,这些方法都需要存在基准设计．通过比较现有不同层次检测方法的特性,提出了HTH检测领域的发展趋势：注重高层次设计的检测、不同检测方法的效果衡量以及容忍工艺误差和测试噪声等干扰因素的更准确检测技术．     

四值施密特电路设计

本文分析了四值施密特电路工作过程中的时序特征,导出了相应的特征方程,并利用时序电路的设计方法,提出了两种四值施 特电路的设计方案,基于TTL技术设计的四值施密特电路已用PSPICE模拟证明了具有理想的施密特电路功能,讨论表明四值施密特电路的特征方程及电路的逻辑结构与对二值施密特电路及三值施密特电路讨论的结果相同,由此发现各种基的施密特电路具有共性。     

基于单稳态定时偏差的高识别性PUF电路设计

通过对单稳态电路定时偏差和物理不可克隆函数(physical unclonable functions,PUF)电路的研究,提出了一种基于单稳态定时偏差的高识别性PUF电路设计方案.首先,分析单稳态定时电路的自我标识物理特性,提出长定时单稳态电路设计方法;然后,利用该单稳态电路产生的定时偏差信号以及激励信号控制数据选择器选择2个定时偏差信号,结合仲裁器判决唯一的、不可克隆的输出响应.采用TSMC 65nm CMOS工艺,在不同环境下对设计的PUF电路进行Monte Carlo仿真,分析其识别性、可靠性等特性.实验结果显示,所设计的PUF电路识别性可达99.82%,且误码率为2.7%.     

基于低功耗双边沿JK触发器的异步时序电路设计

从JK触发器的激励表出发,介绍了基于单边沿JK触发器的同步时序电路和异步时序电路设计,提出了双边沿JK触发器的完整状态方程,并以此为基础讨论了基于双边沿JK触发器的异步时序电路的设计方法.     

温度扫描分析在电路仿真中的应用

在电子设计或实验教学中了引入了温度扫描仿真分析.基于温度扫描分析计算机仿真的基本原理,通过实践总结出利用仿真软件Multisim进行温度扫描仿真分析的步骤和注意事项,并以温度测量电路和负反馈放大电路为应用实例,详细探讨了温度扫描分析在电路仿真中的应用.     

基于TCM电路的抗温度漂移老化传感器设计

结合电路老化检测原理与温度补偿方法(Temperature Compensation Method, TCM), 提出了一种具有抗温度漂移特性的老化传感器电路方案. 该方案首先根据晶体管的温度补偿, 设计温度不敏感的TCM延迟单元; 然后结合被测组合电路的老化冗余时间, 利用TCM延迟单元级联方式实现参考老化延迟电路; 最后将老化延迟检测电路的输出和参考延迟电路的输出进行时序比较, 判断电路是否处于老化状态. 在SIMC 65nm CMOS工艺下仿真验证, 结果表明所设计的老化传感器功能正常, 在-40~120℃之间稳定性达到98％.     

基于RTD的新型D锁存器设计

共振隧穿二极管（RTD）作为一种较成熟的量子器件,具有独特的负内阻特性,由RTD组成的单双稳态转换逻辑单元（MOBILE）能够很好地利用该特性进行数字电路设计.基于MOBILE,设计了一种新的RTD输出控制电路.该电路的优点是将RTD的正向和反向电流电压特性相结合,无须使用面积较大的三端器件,电路设计较便捷.采用RTD输出控制电路和HEMT器件,设计了一种新的D锁存器.该D锁存器采用高电平偏置电压,不仅可使MOBILE获得需要的高电平触发方式,而且电路具有自锁特性.HSPICE仿真实验证明,该D锁存器不仅电路结构简单,而且功耗低、速度快.     

基于电桥失衡效应的高随机性PUF电路设计

通过对物理不可克隆函数(Physical Unclonable Functions, PUF)电路和电桥失衡效应的研究, 提出一种高随机性PUF电路设计方案. 该方案首先利用工艺偏差导致电桥失衡产生随机偏差电压, 然后结合电压型灵敏放大器产生随机的、不可克隆的响应信号. 在TSMC 65nm CMOS工艺下, 采用全定制方法设计PUF电路, PUF单元电路的版图面积为2.23?m×2.43?m. 通过Spectre软件, 在不同电压下对所设计PUF电路进行Monte Carlo仿真验证, 分析其逻辑功能、随机性等特性. 实验结果表明: 所设计的PUF电路在电源电压1.2V和温度25℃下随机性可达51.8%.