一种提高非扫描激光雷达距离分辨率的方法

现有非扫描激光雷达阵列探测器的信噪比较低,影响到系统的距离分辨率,详细分析了阵列探测器的噪声特性,得出了噪声满足各态历经性的重要结论,并指出在输入信号相同的条件下,可以通过空域积累代替时域积累的方法提高距离探测器的信噪比.并根据前述结论针对非扫描激光雷达/电视复合成像系统,提出一种采用改进邻域平均的图像处理方法提高非扫描激光雷达系统距离分辨率的图像处理方法,并应用于实际系统,结果表明该方法能够有效提高非扫描激光雷达系统距离分辨率.     

水下同步扫描三角测距成像理论建模及仿真分析

针对激光同步扫描三角测距成像系统水下应用时,考虑不同介质界面的折射效应,通过理论建模,得出水下同步扫描三角测距成像系统的空间三维坐标测量关系表达式。分析了基线距离、接收透镜焦距等系统主要参数对距离测量分辨率的影响,以及成像探测器长度对测量范围的影响。仿真结果表明:增大基线距离和接收透镜焦距,有利于提高距离测量分辨率,增加成像探测器长度,有利于增大系统测量范围,为水下同步扫描三角测距成像系统的设计提供了理论依据。     

实时激光三维成像焦平面阵列研究进展

研究了应用于实时激光三维成像的焦平面阵列技术,介绍了目前国际上几种常用的焦平面阵列实现原理与技术特点,并对其优点与不足进行了分析,同时对表征焦平面阵列的主要性能指标以及其对最终成像系统的影响进行了定性分析。根据对现有技术的对比分析,提出基于雪崩光电二极管（APD）阵列和读出电路（ROIC）集成的探测器方案在灵敏度和作用距离等方面具有一定优势,是实现实时三维成像焦平面阵列较为理想的技术。作者认为在未来十几年内,激光三维成像焦平面阵列规模有望超过1 024 pixel×1 024 pixel,像元尺寸可降低到15μm。     

基于自适应阈值的阵列激光三维点云配准

阵列激光三维成像作为一种新型的非合作目标三维图像获取技术,高效的回波信号处理和三维重构方法是提高其探测能力和成像精度的前提,其中配准过程是阵列激光三维成像点云数据处理中必不可少的步骤.本文根据阵列激光三维成像系统的成像特点,对迭代最近点(ICP)配准算法中阈值设定依据进行分析,结合阵列激光三维成像系统中的重要参数测距精度和成像横向分辨率,对配准迭代过程中对应点距离阈值和迭代停止阈值进行有针对的设置,提出了基于自适应阈值的ICP点云配准方法.对阵列激光成像点云和扫描激光深度成像数据的实验表明该算法有效可行,能够提高配准精度和配准速度,同时由于该算法充分考虑了成像系统本身,在实际应用中对系统的合理设计具有一定的指导意义.     

毫米波步进频连续波SAR成像系统研究

研究了一种基于毫米波的步进频连续波合成孔径雷达成像系统.基于算法研究,搭建了成像硬件及软件系统,实现信号扫描及回波信号的采集与处理.处理后的信号通过成像算法计算,获得目标物体的三维图像数据.实验测试了系统x、y、z方向的分辨率,测试结果表明系统x方向分辨率在8～9 mm,y方向分辨率为12 mm,z方向分辨率为40 m...     

基于全波形采样的APD阵列激光雷达系统研究

基于全波形采样技术,构建了一套64路APD阵列激光雷达系统。利用分立元件设计了信号处理电路,并使用数据采集卡对电路的输出信号进行全波形采样。通过基于最小二乘的高斯分解法对采集波形数据进行处理,并通过优化后的参量计算分析目标的距离和特性。搭建共光路实验平台,分别测试了全部通道的电路输出波形和测距精度。结果表明,信号处理电路达到了低噪声、宽带宽、无失真放大的设计要求;系统测距均方根误差最大为16.10mm,最小为8.47mm。最后进行了台阶成像实验,为将来更大APD阵列非扫描激光雷达的研制提供参考依据。     

一种基于光纤阵列的激光照明方法

提出一种用于激光三维成像的均匀光照明系统,通过仿真实验验证了系统的有效性。光纤脉冲激光器发射窄脉冲红外激光光束经过光纤分路器后,出射64路能量相同的激光光束,每一路激光光束从光纤阵列出射,出射阵列置于发射光学系统焦点前后,形成点阵照明,被目标物反射的激光光束经接收光学系统接收后,成像于APD面阵探测器之上,像元和点光源一一对应。解决了传统照明系统存在的光能分布不均匀和激光能量利用率低的问题。     

高分辨率快速数字化光声CT乳腺肿瘤成像

提出了一种基于聚焦线性阵列探测器的快速光声计算机断层成像技术（光声CT）.在光声二维图像重建中,根据阵列探测器机械扫描和电子扫描相结合的组合扫描模式,提出了改进的有限场滤波反投影重建算法.一方面该算法适合多元探测器旋转扫描模式,另一方面探测器的指向性函数作为反投影的权重因子提高了系统的横向分辨率.同时,该成像系统还利用柱面声透镜实现Z轴方向上的聚焦扫描以实现三维层析成像.实验中,这套成像系统空间分辨率达到0.2mm,Z轴方向分辨率为1.5mm,扫描一幅二维图像仅需150s,得到 关键词： 光声CT 有限场滤波反投影算法 声透镜聚焦 乳腺肿瘤检测     

变分贝叶斯解卷积法在激光反射层析成像中的应用

基于距离分辨的激光反射层析成像是一种兼顾远距离和高分辨率成像特点的新型激光成像系统。激光发射脉冲宽度大于采样周期时,接收回波被视作反射率分布与发射脉冲的卷积。在重构目标反射率分布轮廓时成像分辨率降低。运用变分贝叶斯方法对1维探测回波信号进行非盲解卷积处理,对探测回波进行脉冲压缩,有效解决了由卷积效应带来的图像降质。设计了激光反射层析实验,并对实测数据进行了处理。重构图像表明此方法有效提高了系统成像分辨率。     

面向电容式微机械超声换能器器件的32通道收发 电路设计与测试*

针对以电容式微机械超声换能器(CMUT)阵列为探头的超声成像系统,设计了一种兼具现场可编程门阵列(FPGA)控制、脉冲驱动以及微弱电流信号检测功能的电路。利用FPGA产生64路控制信号,控制脉冲信号的频率、脉冲个数、占空比等参数;脉冲电路在FPGA以及直流电压的控制下,产生32路脉冲信号;接收电路通过跨阻放大结构实现32路电流信号检测;32通道收发电路利用脉冲产生芯片内自带的T/R开关进行高压隔离。通过搭建测试平台,对收发电路功能及一致性进行测试,并连接CMUT进行自发自收测试。测试结果表明,32通道收发电路具有良好的一致性,电路可以实现基于CMUT阵列的32通道超声信号的发射,检测回波信号,并对CMUT器件的带宽进行测试。电路具有功能完善,结构稳定的优点,为基于CMUT阵列的超声成像系统的应用提供了硬件支持。     

双通道高速数据采集处理平台的设计与实现

为满足数字式测向接收机对高速数据采集和处理的需求,研制了高速数据采集处理平台,该平台基于ADC12D1800RF模数转换器实现了两路1.35GHz中频信号的带通采样,以Xilinx公司V7系列FPGA为数据处理器,采用高速DDR3作为存储设备解决了海量数据存储问题,并通过高速串行接口（GTX/SRIO）实现了大容量数据的实时传输。该平台的测试结果为：1.8GHz采样率时有效位数大于8bit,DDR3存储器的工作主频可达1333MHz,GTX接口在10Gbps速率下工作时,其误码率小于10-9,上述测试结果表明该平台可以高速、准确地实现信号采集、数据传输、存储和处理,达到了预期设计目标。     

基于单片FPGA的多通道磁共振成像接收模块

提出了一种基于FPGA的多通道磁共振成像接收模块,能对多个独立通道的磁共振信号进行直接采样、数字下变频,以及数据流控制,并对其进行了成像实验. 设计中采用Xilinx公司的系统级DSP开发工具--System Generator对FPGA内部所有功能进行建模、仿真并生成相应的硬件描述语言. 模块的采样速率为80MSPS,能灵活实现1 kHz~1 MHz范围的可变接收带宽,适用于1 T以下的磁共振成像系统;在单片FPGA内完成1~4个通道采样信号的数字正交解调,抽取滤波和数据流的处理,并可扩展至8通道. 实验证明模块具有体积小,集成度高,可重构性强和成本低等特点,为磁共振成像谱仪的多通道接收系统提供了一种高性能的数字化解决方案.     

扩展基于AD9874数字接收机谱宽的二次抽取算法

针对基于AD9874芯片的数字接收机的最小谱宽和谱宽允许设置的数目均不能满足常规临床用磁共振成像技术的要求,本文从软件角度提出了一种扩展数字接收机谱宽的二次抽取算法. 该算法具体实现过程主要包括两个步骤：(1) 自适应过采样倍率和自动谱宽调整;(2) 数字滤波和抽取. 为了验证这个二次抽取算法的有效性,本文分别用单脉冲实验和磁共振成像实验加以了验证.     

高频共振预探测多脉冲激光测距方法

在无合作目标激光测距中,提出了一种高频共振预探测和多脉冲相关处理对远目标距离进行高精度测量的技术方案.脉冲回波光电流信号经高频共振预探测电路进行放大滤波处理并转换为包含高精度定时特征点的高信噪比的双极性衰减振荡脉冲信号;之后利用多脉冲相关处理构造出的新脉冲函数进一步改善其信噪比.理论计算结果表明:最小可探测光脉冲电流仅为17 nA,与直接探测脉冲方法相比信噪比可提高60倍;在回波光电流脉冲峰值1:10000的动态范围内,走离误差小于0.1 ps.根据此原理研制出了脉冲激光测距仪,仪器在激光发射平均功率约为1 mW时,无合作目标测程大于2000 m,在1.5—300 m范围内测距精度达到±(3 mm+2 ppm),远目标测距精度为±(10 mm+10 ppm).该测距仪系统已用于全站仪产品中.     

基于NI PXIe-7966R的磁共振成像接收机设计

提出了一种基于NI PXIe-7966R（National Instruments Corporation,美国）的磁共振成像（MRI）接收机设计方案,进行磁共振信号直接采样、数字下变频（DDC）和数据上传,以及磁共振图像恢复．使用NI LabVIEW FPGA（National Instruments Corporation,美国）开发平台,对NI PXIe-7966R板载现场可编程门阵列（FPGA）内构建的所有功能模块进行了设计仿真和硬件描述语言生成,使其能灵活实现DDC功能．设计的接收机的采样速度为50 Mbps、模数转换位数为16位、带宽设置范围为100 Hz~1 MHz,并具有较好的滤波效果．实验结果表明,该设计方案是一种高性能的磁共振接收机方案．     

脉冲激光测距回波信号时间选通处理技术

为了降低高重频脉冲激光测距回波信号的误识别率，提高测距性能，对高重频脉冲激光测距回波信号调理技术进行深入研究。采用FPGA作为主控芯片，产生激光调制脉冲，并根据被测距离3.33 μs～33.33 μs时间选通方波信号，驱动开关芯片产生与量程关联的时间波门，有效滤除脉冲回波中的干扰脉冲，该方法改进了常规脉冲激光测距信号处理系统的自动增益控制环节。测试实验结果表明:在脉冲回波信号60 dB的动态范围内，可有效滤除回波信号中引入的干扰脉冲，极大地降低了干扰脉冲误识别造成粗大误差的可能性。该方法可推广应用于脉冲激光测距信号处理系统，使系统测距精度提高12.6%。     

基于现场可编程门阵列技术的混沌数字通信系统——设计与实现

提出了基于IEEE-754标准和现场可编程门阵列(FPGA)技术的混沌数字通信系统的通用设计与硬件实现的一种新方法,实现了混沌加密体制与传统密码体制的结合.根据Euler算法,对连续混沌系统作离散化处理,通过FPGA硬件设计混沌离散系统,使其产生作为密钥的混沌数字序列,其中加密算法采用置乱扩展技术,并对算法进行了分析.设计驱动响应式同步保密通信系统,构建包含信号在内的闭环,实现发送端与接收端离散混沌系统的同步.以网格蔡氏混沌系统为例,对该保密通信系统进行了FPGA硬件实验,给出了技术实现过程、算法流程、硬 关键词： 网格多涡卷蔡氏电路 置乱扩展矩阵 现场可编程门阵列技术 混沌数字通信系统     

激光告警中近红外焦平面阵列探测器成像技术研究

为了提高激光探测的方位分辨率,实现对来袭激光的准确定位,选用了FPA-320x256-C型InGaAs焦平面阵列探测器作为光栅衍射型激光告警装置的核心元件。介绍了基于光栅衍射的激光波长和方向探测原理,在分析了探测器性能及参数的基础上设计了驱动电路。探测器在FPGA时序的控制下,输出模拟量通过高速AD进行采集,数据经缓存后存储在FPGA外扩的SRAM中,然后通过USB传送至PC机。上位机Labview采集原始数据,处理并显示。利用上述方法,完成了成像实验,采用波长为1 550和980 nm的激光器从不同角度进行入射,对探测得到的衍射图像进行分析,判断出零级和一级的位置,根据光栅衍射理论,计算出相应波长和二维方向入射角,结果显示波长误差小于10 nm,入射角误差小于1°。     

Parallel performance of the fine-grain pipeline FPGA image processing system

The use of FPGA circuits in imaging systems increases. They compete with other computing environments. The article describes the indications to be followed while choosing the type of image processing computing system taking under consideration the advantages and disadvantages of each technology: general purpose processor, digital signal processor, graphical processing unit, application specific Integrated circuit and field programmable gate array. Attention is drawn to various video transmission standards. The state of research and development trends in the field of FPGA-based image processing are briefly presented. A defining processing performance method for image processing is proposed. It is proven that for a pipeline architecture implemented in FPGA, a linear speedup is achieved and parallel efficiency is equal to one.