硅双极晶体管的低温直流理论

本文从理论和实验二方面研究了硅双极晶体管的低温直流理论,给出了集电极电流 I_c 随温度的变化关系,讨论了温度对集电极电流 I_c 与基区浓度 N_B 关系的影响,阐明了基极电流I_B 与温度和发射区杂质浓度 N_E 的关系,为在低温下设计和制造具有良好电性能的硅晶体管提供了重要的理论依据.     

不同顺序中子/γ辐照对双极器件电流增益的影响

利用CFBR-Ⅱ快中子反应堆(中国第二座快中子脉冲堆)和60Co装置开展不同顺序的中子/γ辐照双极晶体管的实验。在集电极-发射极电压恒定条件下,测量了双极晶体管电流增益随集电极电流的变化曲线,研究不同顺序中子/γ辐照对双极晶体管电流增益的影响。分析实验结果发现,集电极-发射极电压一定时,集电极电流极低情况下电流增益退化比较大,随集电极电流增加电流增益逐渐减小;就实验选中的两类晶体管而言,先中子后γ辐照造成双极晶体管电流增益的退化程度大于先γ后中子辐照,而且PNP型晶体管比NPN型晶体管差异更明显。本文进行了双极晶体管电离/位移协同辐照效应相关机理的初步探讨。     

基于电压变化率的IGBT结温预测模型研究

基于半导体物理和IGBT基本结构,通过合理简化与理论推导,建立了电压变化率模型,对电压变化率的影响因素与温度特性进行了深入研究,得出电压变化率随电压或电流的增大,线性增大;随结温增大,线性减小.基于电压变化率模型,建立了IGBT电压变化率结温预测模型.仿真和实验结果验证了模型的正确性与准确性.对实现IGBT结温在线监测、提高IGBT模块及电力电子装置可靠性具有一定的理论意义和应用价值.     

伽玛辐照对SiGe异质结双极型晶体管的集电极电流和厄尔利电压的影响

 研究了伽玛辐照效应对SiGe异质结双极型晶体管的集电极电流和厄尔利电压的影响。经过10⁴ Gy的伽玛总剂量辐照后,集电极电流和厄尔利电压均增加。另外,辐照后发射结和极电结的开启电压和击穿电压也均有一定程度的减小。以上这些变化均是由于辐照产生的缺陷引起发射区和集电区有效掺杂浓度减小所致。     

双极晶体管微波损伤效应与机理

结合Si基n⁺-p-n-n⁺外延平面双极晶体管, 考虑了器件自热、高电场下的载流子迁移率退化和载流子雪崩产生效应, 建立了其在高功率微波(high power microwave, HPM)作用下的二维电热模型. 通过分析器件内部电场强度、电流密度和温度分布随信号作用时间的变化, 研究了频率为1 GHz的等效电压信号由基极和集电极注入时双极晶体管的损伤效应和机理. 结果表明集电极注入时器件升温发生在信号的负半周, 在正半周时器件峰值温度略有下降, 与集电极注入相比基极注入更容易使器件毁伤, 其易损部位是B-E结. 对初相分别为0和π的两个高幅值信号的损伤研究结果表明, 初相为π的信号更容易损伤器件, 而发射极串联电阻可以有效的提高器件的抗微波损伤能力.     

单载流子传输光敏晶体管小信号等效电路模型的建立与分析

建立了单载流子传输双异质结光敏晶体管的小信号等效电路模型.分析了单载流子传输双异质结光敏晶体管光生电流的产生机制,并将其作为基极电流的一部分,引入到小信号等效电路中.分析了单载流子传输双异质结光敏晶体管中单载流子传输的输运方式对光跨导、发射结电阻、发射结结电容和集电结结电容的影响.基于所建模型,研究了InP基单载流子传输双异质结光敏晶体管的光特征频率和光电流增益受光窗口面积和入射光功率的影响.结果表明,在同样入射光功率下,存在一个最佳的光窗口面积使得光特征频率获得最大值,最佳光窗口面积随入射光功率的增加在一定面积范围内发生偏移.在固定光窗口面积(8×8μm2)条件下,随着输入光功率的增加,光特征频率先增大后减小,在280μW时达到最高值150GHz,光短路电流增益也随着光功率的增加而逐渐增加,在入射光功率750μW时达到饱和,饱和增益为82dB.     

双极型晶体管在强电磁脉冲作用下的瞬态响应

 利用时域有限差分法，对双极型晶体管在强电磁脉冲作用下的瞬态响应进行了2维数值模拟，分析了器件烧毁过程中电场、电流密度、温度等参数的分布及变化情况，分别观察了低电压和高电压脉冲作用下烧毁过程中热点的形成过程，并得到了器件烧毁所需时间以及能量与脉冲电压幅度之间的关系。在电压脉冲较低时，烧毁点位于通道中靠近集电极的位置，当脉冲电压达到一定幅度的时候，由于发射极与集电极之间发生雪崩击穿，基极和发射极之间电势会抬高，从而引起基极和发射极之间的击穿，形成新的热点，并在电压幅度约高于100 V的情况下会率先达到烧毁温度。随着脉冲电压幅度的增高，晶体管烧毁所需时间呈负指数减少，而所需能量在55~100 V之间接近于线性增长，直到电压幅度约高于100 V时才开始减少。     

未耗尽载流子对P-N结反向特性的影响

本文研究了P⁺-N结中载流子未耗尽时的二极管反向伏安特性和在大电流密度下合金晶体管集电极特性。首先,对雪崩击穿的机构,推导了载流子未耗尽时的P⁺-N结反向电流与电压的关系式。结果指出,倍增因子M不仅和加在结上的电压大小有关系,而且和流过结的电流J有关系。理论分析可以证明,当二极管几何结构满足一定条件时,可以观察到由于载流子对空间电荷的贡献不能忽略时所导致的等效电阻对P⁺-N结反向伏安特性的影响。用脉冲方法测量了锗合金二极管反向击穿后的伏安特性,实测结果和理论值很符合。其次,从理论上考虑了集电结中未耗尽载流子作用后,推导了P-N-P合金晶体管在大电流密度下集电结的雪崩倍增特性。由结果可见,晶体管在大电流密度下,集电结的倍增因子M不仅和电压有关系,而且和发射极的电J_e有关系。分析指出,由于P-N结中未耗尽载流子的作用,在共发射极线路、基极断路时,若合金管电流放大系数α₀在1/2.3～1范围内将会出现负阻。这个负阻已经被实验所证实。实验得至的整个负阻范围内的伏安特性与理论值符合较好。实验是在脉冲电流下进行的。并且在不同的环境温度下进行了测量。实验结果表明,随温度的升高整个负阻区的伏安曲线向电压高的方向有很微小的移动。这说明负阻的产生不是由于热效应引起,而是由于在大电流密度下的合金管的集电结中载流子不耗尽的结果。     

LED短时温升速率随实验条件变化的研究

在忽略LED器件向周围环境散热的情况下,推导出LED短时温升速率的理论表达式,在实验上提出了一种测量短时间内LED温升速率的新思路和方法,并研究了温升速率随通电时间、电流和结温变化的关系,定性探讨了LED器件散热的重要性。研究结果表明,当LED的端电压和电流一定时,短时间内LED的温升速率与时间无关;当LED结温一定时,温升速率随电流线性变化;当通过LED的电流一定时,温升速率随结温的增大先增大再减小,在60℃时达到极值,为保证LED良好的散热,建议使用温度最好低于60℃。     

低温下低掺杂硅P—N结正向伏安特性的异常现象

实验观察到低温下低掺杂硅 P-N 结的异常现象.在14—25K 的温区里,出现正向伏安特性曲线交叉、击穿电压峰以及当正向注入电流恒定时正向电压随温度变化特性呈现非单调性.对异常现象作了讨论,提出低温下“热”载流子的存在引起杂质碰撞电离可能是产生这些现象的原因.     

开态应力下电压和电流对AlGaN/GaN高电子迁移率晶体管的退化作用研究

通过采集等功率的两种不同开态直流应力作用下AlGaN/GaN高电子迁移率晶体管(HEMTs)漏源电流输出特性、源区和漏区大信号寄生电阻、转移特性、阈值电压随应力时间的变化, 并使用光发射显微镜观察器件漏电流情况, 研究了开态应力下电压和电流对AlGaN/GaN高电子迁移率晶体管的退化作用. 结果表明, 低电压大电流应力下器件退化很少, 高电压大电流下器件退化较明显. 高电压是HEMTs退化的主要因素, 栅漏之间高电场引起的逆压电效应对参数的永久性退化起决定性作用. 除此之外, 器件表面损坏部位的显微图像表明低电压大电流下器件失效是由于局部电流密度过高, 出现热斑导致器件损伤引起的.     

Heat transfer enhancement in MOSFET mounted on different FR4 substrates by thermal transient measurement

Miniaturization of electronic package leads to high heat density and heat accumulation in electronics device, resulting in short life time and premature failure of the device. Junction temperature and thermal resistance are the critical parameters that determine the thermal management and reliability in electronics cooling. Metal oxide field effect transistor (MOSFET) is an important semiconductor device for light emitting diode-integrated circuit (LED IC) driver application, and thermal management in MOSFET is a major challenge. In this study, investigations on thermal performance of MOSFET are performed for evaluating the junction temperature and thermal resistance. Suitable modifications in FR4 substrates are proposed by introducing thermal vias and copper layer coating to improve the thermal performance of MOSFET. Experiments are conducted using thermal transient tester (T3ster) at 2.0 A input current and ambient temperature varying from 25 ℃to 75 °C. The thermal parameters are measured for three proposed designs: FR4 with circular thermal vias, FR4 with single strip of copper layer and embedded vias, and FR4 with I-shaped copper layer, and compared with that of plain FR4 substrate. From the experimental results, FR4_I-shaped shows promising results by 33.71% reduction in junction temperature and 54.19% reduction in thermal resistance. For elevated temperature, the relative increases in junction temperature and thermal resistance are lower for FR4_I-shaped than those for other substrates considered. The introduction of thermal vias and copper layer plays a significant role in thermal performance.     

加载功率与壳温对AlGaN/GaN高速电子迁移率晶体管器件热阻的影响

结温是制约器件性能和可靠性的关键因素, 通常利用热阻计算器件的工作结温. 然而, 器件的热阻并不是固定值, 它随器件的施加功率、温度环境等工作条件的改变而变化. 针对该问题, 本文以CREE公司生产的高速电子迁移率晶体管(HEMT)器件为研究对象, 利用红外热像测温法与Sentaurus TCAD模拟法相结合, 测量研究了AlGaN/GaN HEMT器件在不同加载功率以及管壳温度下热阻的变化规律. 研究发现: 当器件壳温由80 ℃升高至130 ℃时, 其热阻由5.9 ℃/W变化为6.8 ℃/W, 增大15%, 其热阻与结温呈正反馈效应; 当器件的加载功率从2.8 W增加至14 W时, 其热阻从5.3 ℃/W变化为6.5 ℃/W, 增大22%. 对其热阻变化机理的研究发现: 在不同的管壳温度以及不同的加载功率条件下, 由于材料导热系数的变化导致其热阻随温度与加载功率的变化而变化.     

利用温变电容特性测量发光二极管结温的研究

结区的温度, 简称结温, 是发光二极管(LED) 的重要参数之一, 它对LED 器件的出光效率、光色、器件可靠性和寿命均有很大影响, 准确测量LED 器件的结温对制备LED 芯片、器件封装和应用有着重要的意义. 本文利用反向偏压下的LED的势垒电容随温度变化的特性, 提出了一种LED结温测量的新方法. 论文首先测量和分析了LED在室温下反向偏压时的电容-电压(C-V)曲线和不同反向偏压下的电容-温度(C-T)曲线, 结果表明, 在合适的偏压下, LED的电容随温度的增大而显著增加, 并呈现良好的线性关系. 在LED工作中监测其电容的变化, 并与C-T曲线进行对比, 实现了LED结温的测量, 其测量结果和传统的正向电压法的结果相对比, 两者符合较好. 最后, 利用上述方法测量了LED 在恒流和恒压条件下的结温的实时变化过程. 较传统的结温测量方法, 本方法的优点在于只须要一次定标测量, 且可实现LED在任意电压和电流下的结温测量.     

Pure spin-current diode based on interacting quantum dot tunneling junction

A magnetic field-controlled spin-current diode is theoretically proposed, which consists of a junction with an interacting quantum dot sandwiched between a pair of nonmagnetic electrodes. By applying a spin bias V_S across the junction, a pure spin current can be obtained in a certain gate voltage regime,regardless of whether the Coulomb repulsion energy exists. More interestingly, if we applied an external magnetic field on the quantum dot, we observed a clear asymmetry in the spectrum of spin current I_S as a function of spin bias, while the charge current always decays to zero in the Coulomb blockade regime. Such asymmetry in the current profile suggests a spin diode-like behavior with respect to the spin bias, while the net charge through the device is almost zero. Different from the traditional charge current diode, this design can change the polarity direction and rectifying ability by adjusting the external magnetic field, which is very convenient. This device scheme can be compatible with current technologies and has potential applications in spintronics or quantum processing.     

航空照明功率型LED结温的小电流K系数测量法

功率型LED已经越来越多地运用于航空照明领域,迅速准确地获得LED的结温对航空灯具的散热设计显得极为重要。介绍了一种运用小电流K系数测量LED结温的方法。利用了LED半导体芯片的伏安特性,通过构建测量系统获得LED两端瞬间压降值来算出LED的结温。具有获得LED结温快速、准确、非破坏性等特点。     

65 nm互补金属氧化物半导体场效应和晶体管总剂量效应及损伤机制

对65 nm互补金属氧化物半导体工艺下不同尺寸的N型和P型金属氧化物半导体场效应晶体管(NMOSFET和PMOSFET)开展了不同偏置条件下电离总剂量辐照实验.结果表明:PMOSFET的电离辐射响应与器件结构和偏置条件均有很强的依赖性,而NMOSFET表现出较强的抗总剂量性能;在累积相同总剂量时,PMOSFET的辐照损伤远大于NMOSFET.结合理论分析和数值模拟给出了PMOSFET的辐射敏感位置及辐射损伤的物理机制.     

嵌入Ag纳米颗粒层的DNA忆阻器

构建了具有“Al/DNA-CTMAB/Ag NPs/DNA-CTMAB/ITO”结构的有机忆阻器件, 并对其电流-电压 (I-V)曲线进行测量. 结果表明, 嵌入Ag纳米颗粒层, 不仅可以增强器件的导电性, 而且忆阻特性也显著提高. 当颗粒粒径在15–20 nm范围时, 开-关电流比I_ON/I_OFF能够达到10³. 器件的I-V特性受扫描电压幅值V_A的影响, 随着V_A的增大, 高阻态的电流变化较小, 而低阻态的电流明显增大, 开(或关)电压V_SET (V_RESET)和I_ON/I_OFF增加. 实验还发现, 器件高低阻状态的相互转换取决于外加电场的方向, 说明该忆阻器具有极性.     

Hardening measures for bipolar transistors against microwave-induced damage

In the present paper we study the influences of the bias voltage and the external components on the damage progress of a bipolar transistor induced by high-power microwaves. The mechanism is presented by analyzing the variation in the internal distribution of the temperature in the device. The findings show that the device becomes less vulnerable to damage with an increase in bias voltage. Both the series diode at the base and the relatively low series resistance at the emitter, Re, can obviously prolong the burnout time of the device. However, Re will aid damage to the device when the value is sufficiently high due to the fact that the highest hot spot shifts from the base-emitter junction to the base region. Moreover, the series resistance at the base Rb will weaken the capability of the device to withstand microwave damage.     

Analysis of frequency-dependent series resistance and interface states of In/SiO2/p-Si (MIS) structures

In this work, the investigation of the interface state density and series resistance from capacitance–voltage (C–V) and conductance–voltage (G/ω−V) characteristics in In/SiO₂/p-Si metal–insulator–semiconductor (MIS) structures with thin interfacial insulator layer have been reported. The thickness of SiO₂ film obtained from the measurement of the oxide capacitance corrected for series resistance in the strong accumulation region is 220 Å. The forward and reverse bias C–V and G/ω−V characteristics of MIS structures have been studied at the frequency range 30 kHz–1 MHz at room temperature. The frequency dispersion in capacitance and conductance can be interpreted in terms of the series resistance (R_s) and interface state density (D_it) values. Both the series resistance R_s and density of interface states D_it are strongly frequency-dependent and decrease with increasing frequency. The distribution profile of R_s–V gives a peak at low frequencies in the depletion region and disappears with increasing frequency. Experimental results show that the interfacial polarization contributes to the improvement of the dielectric properties of In/SiO₂/p-Si MIS structures. The interface state density value of In/SiO₂/p-Si MIS diode calculated at strong accumulation region is 1.11×10¹² eV⁻¹ cm⁻² at 1 MHz. It is found that the calculated value of D_it (≈10¹² eV⁻¹ cm⁻²) is not high enough to pin the Fermi level of the Si substrate disrupting the device operation.