基于阈算术代数系统的ECL触发器设计#br# #br# 基于阈算术代数系统的ECL触发器设计

针对ECL触发器设计中存在电路结构复杂、设计过程繁琐等不足,在分析ECL电路特点和阈算术代数系统的基础上,设计出一种ECL算术运算单元电路,进而提出了基于阈算术代数系统的ECL触发器的设计方法,具体设计了ECL二值主从型D触发器、ECL三值D锁存器以及ECL三值T触发器置数单元.采用TSMC 0.18 μm工艺参数对所设计的电路进行HSPICE模拟,结果显示,所设计的电路具有正确的逻辑功能和良好的瞬态特性,验证了本方法的正确性.与以往的ECL触发器电路相比,本方法设计的ECL触发器电路结构有所简化,运用和图方法,使得设计更加简单、直观有效.特别是在较复杂电路设计时,本方法更显优势,电路结构更为简单,所用晶体管数量更少.     

基于阈算术代数系统的ECL触发器设计

针对ECL触发器设计中存在电路结构复杂、设计过程繁琐等不足,在分析ECL电路特点和阈算术代数系统的基础上,设计出一种ECL算术运算单元电路,进而提出了基于阈算术代数系统的ECL触发器的设计方法,具体设计了ECL二值主从型D触发器、ECL三值D锁存器以及ECL三值T触发器置数单元.采用TSMC 0.18μm工艺参数对所设计的电路进行HSPICE模拟,结果显示,所设计的电路具有正确的逻辑功能和良好的瞬态特性,验证了本方法的正确性.与以往的ECL触发器电路相比,本方法设计的ECL触发器电路结构有所简化,运用和图方法,使得设计更加简单、直观有效.特别是在较复杂电路设计时,本方法更显优势,电路结构更为简单,所用晶体管数量更少.     

基于多β晶体管的三值全功能触发器及其应用

本文在分析多β晶体管工作原理的基础上,提出了利用多β晶体管结合ECL构成三值开关,并以此为基础设计了三值D型锁存器和三值主从型D触发器．本文还设计了三值全功能触发器,并讨论了三值全功能触发器的逻辑功能及其激励函数,最后应用全功能触发器对时序电路的实例进行了设计,实例设计表明应用该触发器可以简化电路结构,提高电路的工作速度．     

基于RTD的新型D锁存器设计

共振隧穿二极管（RTD）作为一种较成熟的量子器件,具有独特的负内阻特性,由RTD组成的单双稳态转换逻辑单元（MOBILE）能够很好地利用该特性进行数字电路设计.基于MOBILE,设计了一种新的RTD输出控制电路.该电路的优点是将RTD的正向和反向电流电压特性相结合,无须使用面积较大的三端器件,电路设计较便捷.采用RTD输出控制电路和HEMT器件,设计了一种新的D锁存器.该D锁存器采用高电平偏置电压,不仅可使MOBILE获得需要的高电平触发方式,而且电路具有自锁特性.HSPICE仿真实验证明,该D锁存器不仅电路结构简单,而且功耗低、速度快.     

基于对称输入输出的三值ECL门电路设计

鉴于传统的多值ECL（发射极耦合逻辑）电路需要多个参考源的弊端,提出了采用对称输入输出的ECL电路结构,并设计了构成三值电路完备集的对称输入输出三值ECL文字电路和取大电路,这种电路形式可以减少ECL电路的参考电平数量,并具有更简单的电路结构,电源电压绝对值较低,并且电路功耗也有所降低．     

基于R-SET结构的逻辑门电路和触发器设计

提出一种基于单电子晶体管的新型电路结构--R-SET结构,并从R-SET结构的反相器着手对该结构电路的工作原理和性能进行了分析.构造出基于R-SET结构的或非门、一位数值比较器、SR锁存器和D触发器.通过对各电路进行SPICE仿真,验证了各电路的正确性.最后对R-SET和互补型SET 2种结构的D触发器进行性能比较,得出R-SET结构的D触发器具有结构简单,功耗低,延时小的特点.     

基于串联门的三值低功耗ECL 门电路

本文讨论了三值ECL 串联门中输入信号的电平移位和输出信号的函数表示形式.利用差动电流开关理论和ECL 串联门结构分析, 本文设计了常用的三值低功耗ECL 电路.     

基于MCML的高性能三值D型触发器的设计

MCML电路由于具有高速低摆幅、抗干扰能力强、在高频下比传统CMOS电路功耗更低等优点,越来越受到广泛关注.通过分析二值MCML电路的设计方法,引入与参考电压进行比较的思路,设计了一种结构简单的新型高性能三值D型触发器.采用TSMC 180 nm工艺,使用HSPICE进行模拟.结果表明,所设计的触发器不仅具有正确的逻辑功能,工作频率达到10 GHz,平均D-Q延时和PDP也比传统CMOS三值触发器有明显降低,且随着工作频率的上升,PDP不断下降,适合于高速和高工作频率的应用.     

MCML/TG混合结构与三值T门和三值Dlatch电路设计

在深入分析MCML和TG的电路特点后,提出将2种结构结合起来进行数字电路设计的思路.该混合结构主要由MCML和TG共同构成,MCML结构产生控制信号,TG进行信号的传输.并以三值T门和三值D锁存器电路为例,验证了这种设计思路的可行性.通过Hspice软件,采用TSMC 0.18 μm CMOS工艺,供电电压1.8 V,对所设计的电路进行仿真,分析结果表明：电路逻辑功能正确;输入输出高低电平一致,具有较好的电压兼容性;功耗保持MCML结构的优势,基本与频率无关;与传统的CMOS电路相比,取得了较大的延迟优化.     

具有推挽输出结构的三值TTL电路

本文分析了以电阻为负载的传统三值TTL反相器的缺点,借鉴二值TTL推挽输出级的结构,设计了三值TTL电路的推挽输出级.用SPICEⅡ对设计电路的计算机模拟表明,具有推挽输出结构的三值TTL电路具有较强的驱动能力及较快的工作速度.