基于低功耗双边沿D触发器的任意进制异步计数器设计

从D触发器激励表入手，分别给出了采用单边沿D触发器和双边沿D触发器的2^n进制异步加法计数器、减法计数器的设计方法．在此基础上，采用逻辑函数修改技术，通过实例讨论了基于单边沿D触发器和双边沿D触发器的异步任意进制计数器的设计．该设计方法方便，快速，具有一定的实用意义．     

逻辑函数修改技术在由D触发器构成的任意进制同步计数器中的应用

本文总结了由D触发器构成2^n进制同步计数器的设计方法,并在此基础上分析了如何用逻辑函数修改技术实现任意进制同步计数器。通过实例设计表明,推广此设计方法于任意进制的加、减法计数器具有使用方便、设计迅速等优点和一定的实用意义。     

循环码计数器的快速综合

本文导出了使用J-K触发器的任意2~n进制循环码计数器激励函数的设计公式,并将逻辑函数修改技术用于任意2N进制循环码计数器的综合。此外,还提出了使用附加触发器时循环码计数器的快速综合法。通过设计实例表明,采用快速综合法设计循环码计数器具有一定的优点和实用意义。     

基于电路三要素理论的四值同步可逆计数器设计

通过对电路三要素（信号、网络和负载）理论和五值代数理论的研究,提出了四值D触发器的元件级结构设计方案．根据可逆计数器的功能特性,采用该四值D触发器设计了具有复位功能的四值同步可逆计数器．PSPICE模拟验证所设计的电路具有正确的逻辑功能．     

基于混值系统的同步计数器

提出用纯二值结构的三值T触发器和普通的二值触发器一起构造混值N进制计数器的设计方案。该方案的引入,可以使N进制计数器可能产生的最大冗余态从原来的2~(m-1)-1个减少到2~(m-2)-1个(m=[ln(N-1)/ln2+1])。而它的输出状态完全与普通的二值计数器相同。     

可逆双边沿触发器的设计

提出了一种可逆双边沿D触发器的设计方法,该方法利用Feynman可逆逻辑门的信号复制特性,实现可逆D锁存器的设计.然后利用双边沿触发器原理,结合D可逆锁存器以及Fredkin和Modified Fredkin可逆逻辑门的数据选择功能,实现可逆双边沿触发器的设计.同时,利用Verilog硬件描述语言对提出的可逆双边沿D触发器的功能进行了描述.与已有的可逆触发器相比,在相同数据传输速率下,本文设计的双边沿触发器具有结构简单、垃圾位和常量输入少、量子代价更低的特点.     

三值移位型计数器设计

在分析二值移位型计数器的设计方法的基础上，利用多值电路的高信息密度，提出了三值移位型计数器的设计，运用该方法可以设计任意进制的三值移位型计数器，并且通过选择最佳设计方案找到最简单的控制逻辑电路。     

直接控制触发器预置端的 2-3混值计数器设计

木文研究混值计数器设计中触发器直接预置端的应用.文中首先分析了三值触发器预置端的功能，将二值触发器的邻控原理推广到三值触发器中.然后提出了反馈式和邻控式混值计数器的设计.按照此法设计的电路比较简单，具有一定的实用意义.     

基于次态卡诺图的移位寄存器型计数器的自启动设计

分析了移位寄存器型计数器工作时的状态转换过程,提出了移位寄存器型计数器的设计可在保持右移移位寄存器内部结构不变的基础上,只求解第1位触发器激励函数的设计方法.分析了触发器次态函数与激励函数的关系,提出了在次态函数卡诺图上进行激励函数最小化求解与检查无效状态所赋次态值及逻辑修改同步进行的移位寄存器型计数器自启动设计方法.     

基于多阈值神经元的D型触发器设

分析硬限幅多阈值神经元的工作原理,提出了运用多阈值神经元设计D触发器的方法.首先,用单个多阈值神经元设计锁存器;其次,利用两个锁存器设计了一次操作的主从型D触发器.本文设计的基于多阈值神经元的触发器与传统基于单阈值神经元的触发器相比减少了神经元的数量和连接数目、降低了复杂度、提高了稳定性.运用本文提出的多阈值神经元触发器,可以设计任意功能的神经网络时序电路.     

电流镜及其在多值I2L电路开关级设计中的应用

运用开关信号理论和有界算术运算理论，对电流镜的多种性质进行了讨论，并系统研究了利用电流镜实现电流信号的各种算术运算，其中倍除运算属于初次提出，最后通过N进制半加电路和N值比较电路等两个设计实例介绍了电流镜技术在I^2L电路开关级设计中的应用。     

分析由触发器构成的同步计数器的一种新方法

为了简化由触发器构成的同步计数器的分析过程,提出一种简单、有效的方法．采用该方法,由计数器的逻辑电路图获得状态转移方程后,将其化成标准与或表达式,通过推导得出标准与或表达式中逻辑函数取值的规律,按照该规律,状态转移方程中次态值可直接由标准与或表达式得到,而不需要进行任何逻辑运算．通过对1个3变量计数器的分析表明,该方法省去了烦琐的计算,使得次态值的求取和真值表的创建更加快捷、方便．     

四值单稳态触发器设计

在二值单稳态触发器设计的基础上，提出了四值单稳态触发器的设计方案．经过PSPICE模拟，所设计的电路具有正确的逻辑功能，并能由此方法推广到基值更高的单稳态触发器的设计．与二值单稳态触发器相比，四值单稳态触发器具有更强的功能．     

三值脉冲式JKL触发器设计

锁存器和触发器是时钟系统的基本元件.由于具有硬边沿、低延时等特点,脉冲式触发器比主从触发器越来越受到关注.很多文献对二值脉冲式触发器进行了研究,但是目前对三值CMOS脉冲式触发器的研究并不多.本文从脉冲式触发器的特点出发,提出了单边沿、双边沿三值脉冲式JKL触发器的设计,进一步丰富和完善了多值脉冲式触发器的设计.HSPICE模拟结果表明,提出的三值脉冲式JKL触发器具有正确的逻辑功能和功耗低、延时小的特点.与从传统的主从型和维持阻塞型三值JKL触发器相比,所设计的三值脉冲式JKL触发器电路结构简单,节省了近54.5%的能耗.     

通用型三值单稳态触发器设计

对三值单稳态触发器的设计原理进行了研究,结合ＲＣ电路延迟作用和信号反馈存在的原理,设计了三值脉冲控宽电路和三值单稳触发器,并通过ＰＳＰＩＣＥ５．０软件模拟,证实了逻辑功能的正确性。     

基于集成门电路的三值无稳态触发器研究

通过对二值无稳态触发器设计原理的重新归纳,本文从三值单稳态触发器的设计出发,提出了基于集成门电路的三值无稳态触发器的设计方案, 并用PSPICE程序进行计算机验证. 结果表明所设计的三值无稳态触发器具有正确的逻辑功能. 本文还进一步提出了三值等宽的三值无稳态触发器的设计方案.     

基于集成移位寄存器的扭环形计数器自启动设计

分析了扭环形计数器工作时的状态转换过程,分析了集成移位寄存器的逻辑功能,提出了用集成移位寄存器74LS194构成扭环形计数器的一些新的设计方案,即移位寄存器的状态变化在右移移位或并行输入符合右移规律的数码、反馈实现取反循环移位的基础上,对任何一位触发器的激励函数进行逻辑修改,可实现扭环形计数器自启动设计.所述方法的创新点是提出了MSI集成移位寄存器改变应用方向的逻辑修改方法.