电磁脉冲对CMOS与非门的干扰和损伤效应与机理（英文）

利用Sentaurus-TCAD建立了CMOS与非门电路的二维电热模型,仿真研究了在电磁脉冲注入下,CMOS与非门电路产生的扰乱和损伤效应及其机理。结果表明,在EMP注入下,电路输出电压、内部的峰值温度呈周期性的"下降-上升",当注入功率较大时,EMP撤销后输出电压停留在异常值,PMOS源极电流增加,温度不断上升,最终烧毁在PMOS源极,这是因为器件内部产生了闩锁效应。随着脉宽的增加,损伤功率阈值减小而损伤能量阈值增大,通过数据拟合得到脉宽与损伤功率阈值和损伤能量阈值的关系。该结果可对EMP损伤效应进行评估并对器件级EMP抗毁伤加固设计具有指导作用。     

强电磁干扰对达林顿管的损伤效应与机理

建立了PNP型达林顿管的二维电热模型,对处于有源放大区的达林顿管的集电极注入高功率微波(HPM)和强电磁脉冲(EMP)时的瞬态响应进行了仿真。结果表明:HPM注入下,器件内部的峰值温度呈周期性的“下降-上升”,温度升高过程发生在信号的正半周,靠近达林顿管发射极的晶体管发射结边缘是最易毁伤处;EMP注入下,其损伤机理与HPM注入时的正半周时相似,器件内部峰值温度一直上升,易毁伤部位与HPM注入时相同。得到了损伤功率阈值和损伤能量阈值与损伤脉宽的关系,这两种干扰注入下的损伤能量阈值-脉宽关系和损伤功率阈值-脉宽关系公式相似,并且在相同脉宽下,HPM注入下的损伤能量阈值大于EMP注入下的损伤能量阈值。     

强电磁干扰对达林顿管的损伤效应与机理（英文）

建立了PNP型达林顿管的二维电热模型,对处于有源放大区的达林顿管的集电极注入高功率微波(HPM)和强电磁脉冲(EMP)时的瞬态响应进行了仿真。结果表明:HPM注入下,器件内部的峰值温度呈周期性的"下降-上升",温度升高过程发生在信号的正半周,靠近达林顿管发射极的晶体管发射结边缘是最易毁伤处;EMP注入下,其损伤机理与HPM注入时的正半周时相似,器件内部峰值温度一直上升,易毁伤部位与HPM注入时相同。得到了损伤功率阈值和损伤能量阈值与损伤脉宽的关系,这两种干扰注入下的损伤能量阈值-脉宽关系和损伤功率阈值-脉宽关系公式相似,并且在相同脉宽下,HPM注入下的损伤能量阈值大于EMP注入下的损伤能量阈值。     

GaN高电子迁移率晶体管强电磁脉冲损伤效应与机理

提出了一种新型GaN异质结高电子迁移率晶体管在强电磁脉冲下的二维电热模型,模型引入材料固有的极化效应,高场下电子迁移率退化、载流子雪崩产生效应以及器件自热效应,分析了栅极注入强电磁脉冲情况下器件内部的瞬态响应,对其损伤机理和损伤阈值变化规律进行了研究.结果表明,器件内部温升速率呈现出"快速-缓慢-急剧"的趋势.当器件局部温度足够高时(2000 K),该位置热电子发射与温度升高形成正反馈,导致温度急剧升高直至烧毁.栅极靠近源端的柱面处是由于热积累最易发生熔融烧毁的部位,严重影响器件的特性和可靠性.随着脉宽的增加,损伤功率阈值迅速减小而损伤能量阈值逐渐增大.通过数据拟合得到脉宽τ与损伤功率阈值P和损伤能量阈值E的关系.     

硅基单片式复合晶体管的结构参数对高功率微波损伤效应的影响

建立了三种不同结构的硅基单片式复合晶体管(由T1和T2两个晶体管构成)的二维电热模型,研究了高功率微波对不同结构的硅基单片式复合晶体管的损伤效应的影响。获得了不同器件结构下导致复合晶体管损伤的损伤功率阈值和损伤能量阈值分别与脉宽的关系。结果表明,当复合晶体管的总体尺寸不变而T2和T1晶体管的面积比值更大时需要更多的功率和能量来损伤器件。通过分析器件内部电场、电流密度和温度分布的变化,得到了复合晶体管的结构对其微波损伤效应的影响规律。对比发现,三种结构的复合晶体管的损伤点均位于T2管的发射极附近,随着T2和T1晶体管面积比的增大,电场、电流密度和温度在器件内部的分布将变得更加分散。此外,在发射极处增加外接电阻R_e,研究表明损伤时间随发射极电阻的增大而增加。因此可以得出结论,适当改变器件结构或增加外接元件可以增强器件的抗微波损伤能力。晶体管的仿真毁伤点与实验结果一致。     

硅基单片式复合晶体管的结构参数对高功率微波损伤效应的影响（英文）

建立了三种不同结构的硅基单片式复合晶体管(由T1和T2两个晶体管构成)的二维电热模型,研究了高功率微波对不同结构的硅基单片式复合晶体管的损伤效应的影响。获得了不同器件结构下导致复合晶体管损伤的损伤功率阈值和损伤能量阈值分别与脉宽的关系。结果表明,当复合晶体管的总体尺寸不变而T2和T1晶体管的面积比值更大时需要更多的功率和能量来损伤器件。通过分析器件内部电场、电流密度和温度分布的变化,得到了复合晶体管的结构对其微波损伤效应的影响规律。对比发现,三种结构的复合晶体管的损伤点均位于T2管的发射极附近,随着T2和T1晶体管面积比的增大,电场、电流密度和温度在器件内部的分布将变得更加分散。此外,在发射极处增加外接电阻Re,研究表明损伤时间随发射极电阻的增大而增加。因此可以得出结论,适当改变器件结构或增加外接元件可以增强器件的抗微波损伤能力。晶体管的仿真毁伤点与实验结果一致。     

高电子迁移率晶体管放大器高功率微波损伤机理

在TCAD半导体仿真环境中,建立了0.25 m栅长的AlGaAs/InGaAs高电子迁移率晶体管(HEMT)低噪声放大器与微波脉冲作用的仿真模型,基于器件内部的电场强度、电流密度和温度分布的变化,研究了1 GHz的微波从栅极和漏极注入的损伤机理。研究结果表明,从栅极注入约40.1 dBm的微波时,HEMT内部峰值温度随着时间的变化振荡上升,最终使得器件失效,栅下靠源侧电流通道和强电场的同时存在使得该位置最容易损伤;从漏极注入微波时,注入功率的高低会使器件内部出现不同的响应过程,注入功率存在一个临界值,高于该值,器件有可能在第一个周期内损伤,损伤位置均在漏极附近。在1 GHz的微波作用下,漏极注入比栅极注入更难损伤。     

CMOS反相器的快上升沿强电磁脉冲损伤特性（英文）

随着电磁环境的日益复杂,保证集成电路(IC)的可靠性成为一个巨大的挑战。在此基础上,通过对CMOS反相器的仿真和实验研究,研究了快上升沿电磁脉冲(EMP)引起的陷阱辅助隧穿(TAT)效应。对此进行了详细的机理分析用于解释其物理损伤过程。EMP感应电场在氧化层中产生陷阱和泄漏电流,从而导致器件的输出退化和热失效。建立了退化和失效的理论模型,以描述输出退化及热积累对EMP特征的依赖性。温度分布函数由半导体中的热传导方程导出。基于TLP测试系统进行的相应实验证实了出现的性能退化,与机理分析一致。Sentaurus TCAD的仿真结果表明,EMP引起的损坏是由栅极氧化层中发生的TAT电流路径引起的,这也是器件的易烧坏位置。此外,还讨论了器件失效与脉冲上升沿的关系。本文的机理分析有助于加强其他半导体器件的EMP可靠性研究,可以对CMOS数字集成电路的EMP加固提出建议。     

CMOS反相器的快上升沿强电磁脉冲损伤特性

随着电磁环境的日益复杂,保证集成电路（IC）的可靠性成为一个巨大的挑战。在此基础上,通过对CMOS反相器的仿真和实验研究,研究了快上升沿电磁脉冲（EMP）引起的陷阱辅助隧穿（TAT）效应。对此进行了详细的机理分析用于解释其物理损伤过程。EMP感应电场在氧化层中产生陷阱和泄漏电流,从而导致器件的输出退化和热失效。建立了退化和失效的理论模型,以描述输出退化及热积累对EMP特征的依赖性。温度分布函数由半导体中的热传导方程导出。基于TLP测试系统进行的相应实验证实了出现的性能退化,与机理分析一致。Sentaurus TCAD的仿真结果表明,EMP引起的损坏是由栅极氧化层中发生的TAT电流路径引起的,这也是器件的易烧坏位置。此外,还讨论了器件失效与脉冲上升沿的关系。本文的机理分析有助于加强其他半导体器件的EMP可靠性研究,可以对CMOS数字集成电路的EMP加固提出建议。     

高功率微波作用下金属氧化物半导体场效应管响应

采用基于半导体漂移扩散模型的数值模拟软件对高功率微波(HPM)作用下金属氧化物半导体场效应管(MOSFET)的响应进行了数值模拟研究。对MOSFET在HPM作用下的输出特性以及器件内部响应进行了数值模拟。计算结果表明,在MOSFET栅极加载HPM后,随着注入HPM幅值的增大,会使得器件的正向电压小于开启电压,从而使得输出电流的波形发生形变。在器件内部,导电沟道靠近源极一端的电场强度最大,热量产生集中在这一区域。在脉冲正半周期时,温度峰值位于沟道源极一端,负半周期时,器件内部几乎没有电流,器件内的温度峰值在热扩散效应的影响下趋向于导电沟道中部。     

Damage effect and mechanism of the GaAs pseudomorphic high electron mobility transistor induced by the electromagnetic pulse

The damage effect and mechanism of the electromagnetic pulse(EMP) on the GaAs pseudomorphic high electron mobility transistor(PHEMT) are investigated in this paper. By using the device simulation software, the distributions and variations of the electric field, the current density and the temperature are analyzed. The simulation results show that there are three physical effects, i.e., the forward-biased effect of the gate Schottky junction, the avalanche breakdown, and the thermal breakdown of the barrier layer, which influence the device current in the damage process. It is found that the damage position of the device changes with the amplitude of the step voltage pulse. The damage appears under the gate near the drain when the amplitude of the pulse is low, and it also occurs under the gate near the source when the amplitude is sufficiently high, which is consistent with the experimental results.     

外界条件在电磁脉冲对GaAs赝高电子迁移率晶体管损伤过程中的影响

结合器件仿真软件Sentaurus TCAD,建立了GaAs赝高电子迁移率晶体管器件的电磁脉冲损伤模型.基于此模型,从信号参数和外接电阻两个方面出发讨论了外界条件对器件电磁脉冲损伤效应的影响.结果表明,信号参数的改变能够显著影响器件的损伤时间:信号幅度通过改变器件的吸收能量速度来影响器件的损伤效应,其与器件损伤时间成反比;信号上升时间的改变能够提前或延迟器件的击穿点,其与器件损伤时间成正比.器件外接电阻能够减弱器件的电流沟道,进而延缓器件的损伤进程,且源极外接电阻的影响更加明显.     

Effects of microwave pulse-width damage on a bipolar transistor

This paper presents a theoretical study of the pulse-width effects on the damage process of a typical bipolar transistor caused by high power microwaves (HPMs) through the injection approach. The dependences of the microwave damage power, P, and the absorbed energy, E, required to cause the device failure on the pulse width τ are obtained in the nanosecond region by utilizing the curve fitting method. A comparison of the microwave pulse damage data and the existing dc pulse damage data for the same transistor is carried out. By means of a two-dimensional simulator, ISE-TCAD, the internal damage processes of the device caused by microwave voltage signals and dc pulse voltage signals are analyzed comparatively. The simulation results suggest that the temperature-rising positions of the device induced by the microwaves in the negative and positive half periods are different, while only one hot spot exists under the injection of dc pulses. The results demonstrate that the microwave damage power threshold and the absorbed energy must exceed the dc pulse power threshold and the absorbed energy, respectively. The dc pulse damage data may be useful as a lower bound for microwave pulse damage data.     

Study of total ionizing dose radiation effects on enclosed gate transistors in a commercial CMOS technology

This paper studies the total ionizing dose radiation effects on MOS (metal-oxide-semiconductor) transistors with normal and enclosed gate layout in a standard commercial CMOS (compensate MOS) bulk process. The leakage current, threshold voltage shift, and transconductance of the devices were monitored before and after $\gamma $-ray irradiation. The parameters of the devices with different layout under different bias condition during irradiation at different total dose are investigated. The results show that the enclosed layout not only effectively eliminates the leakage but also improves the performance of threshold voltage and transconductance for NMOS (n-type channel MOS) transistors. The experimental results also indicate that analogue bias during irradiation is the worst case for enclosed gate NMOS. There is no evident different behaviour observed between normal PMOS (p-type channel MOS) transistors and enclosed gate PMOS transistors.     

Study on a novel vertical enhancement-mode Ga2O3 MOSFET with FINFET structure

A novel enhanced mode(E-mode)Ga₂O₃ metal-oxide-semiconductor field-effect transistor(MOSFET)with vertical FINFET structure is proposed and the characteristics of that device are numerically investigated.It is found that the concentration of the source region and the width coupled with the height of the channel mainly effect the on-state characteristics.The metal material of the gate,the oxide material,the oxide thickness,and the epitaxial layer concentration strongly affect the threshold voltage and the output currents.Enabling an E-mode MOSFET device requires a large work function gate metal and an oxide with large dielectric constant.When the output current density of the device increases,the source concentration,the thickness of the epitaxial layer,and the total width of the device need to be expanded.The threshold voltage decreases with the increase of the width of the channel area under the same gate voltage.It is indicated that a set of optimal parameters of a practical vertical enhancement-mode Ga₂O₃ MOSFET requires the epitaxial layer concentration,the channel height of the device,the thickness of the source region,and the oxide thickness of the device should be less than 5×10¹⁶ cm^-3,less than 1.5μm,between 0.1μm-0.3μm and less than 0.08μm,respectively.