三端自由高压LDMOS器件设计

应用RESURF原理，设计了三端自由的高压LDMOS器件。采用虚拟制造技术，分析比较了多种结构，对器件结构进行了优化。设计了与常规CMOS兼容的高压器件结构的制造方法和工艺。采用虚拟制造，得到NMOS和PMOS虚拟器件，击穿电压分别为350V和320V。     

1200V MR D-RESURF LDMOS与BCD兼容工艺研究

提出具有p埋层的1200V多区双RESURF(MR D-RESURF) LDMOS, 在单RESURF(S-RESURF)结构的n漂移区表面引入多个p掺杂区,并在源区下引入p埋层,二者的附加场调制器件原来的场,以改善其场分布;同时由于电荷补偿,提高了漂移区n型杂质的浓度,降低了导通电阻.开发1200V高压BCD(BJT,CMOS,DMOS)兼容工艺,在标准CMOS工艺的基础上增加pn结对通隔离,用于形成DMOS器件D-RESURF的p-top注入两步工序,实现了BJT,CMOS与高压DMOS器件的单片集成.应用此工艺研制出一种BCD单片集成的功率半桥驱动电路,其中LDMOS,nMOS,pMOS,npn的耐压分别为1210,43.8,-27和76V.结果表明,此兼容工艺适用于高压领域的电路设计中.     

有n缓冲层SOI RESURF结构的电场分布解析模型

提出了有n缓冲层SOI RESURF结构的电场分布解析模型,采用MEDICI数值仿真,验证了上述模型的正确性。基于所建立的解析模型,获得了缓冲层的最优杂质浓度分布,提出了提高SOI RESURF结构耐压的缓冲层分段变掺杂新结构。     

表面注入P-top区double RESURF功率器件表面电场模型

提出表面注入P-top区double RESURF功率器件表面电场和击穿电压解析模型. 基于分区求解二维Poisson方程, 获得double RESURF表面电场的解析式. 借助此模型, 研究了器件结构参数对表面电场和电势的影响; 计算了漂移区长度和厚度与击穿电压的关系, 给出了获得最大击穿电压和最小导通电阻的途径. 数值结果, 解析结果和试验结果符合较好.     

表面电场整形高压RESURF LDMOST

提出了采用对ＬＤＭＯＳ漂移区表面进行分段离子注入，对表面电场进行了整形的一种新结构高压ＲＥＳＵＲＦＬＤＭＯＳＴ。利用二维数值模拟对这种器件结构的分析表明，这种新结构显著降低了表面电场峰值，降低了采用ＲＥＳＵＲＦ技术导致的耐压对工艺参数变化的敏感性，并在耐压不降低的情况下缩短器件漂移区长度，得到低的比导通电阻Ｒｏｎ．Ａ。     

Double RESURF nLDMOS功率器件的优化设计

基于漂移区表面具有单个P-top层Double RESURF nLDMOS的结构和耐压机理,提出了具有P-top层终端结构的Double RESURF nLDMOS结构,并通过利用SENTAURUS TSUPREM4和DEVICES软件进行优化设计。P-top层终端结构不仅降低了击穿电压对P-top层参数的敏感度,而且在漂移区引入一个附加的电场峰值,使漂移区电场分布进一步趋于平坦化。与传统Single RESURF和普通Double RESURF器件相对比,击穿电压可以分别提高约13.5%和4%,导通电阻却提高了11.8%和6%,但在满足击穿电压相等的条件下,该结构通过控制P-top层的位置和漂移区剂量可以使导通电阻降低约37%。     

表面注入D-RESURF器件耐压模型

建立表面注入双重降低表面电场(D-RESURF)结构击穿电压模型。D-RESURF器件在衬底纵向电场和Pb区附加电场的影响下,漂移区电荷共享效应增强,优化漂移区掺杂浓度增大,器件导通电阻降低。分析漂移区浓度和厚度对击穿电压的影响,获得改善击穿电压和导通电阻折中关系的途径。在满足最优表面电场和完全耗尽条件下,导出吻合较好的二维RESURF判据。在理论的指导下,成功研制出900 V的D-RESURF高压器件。     

高压RESURF LDMOST的开态电阻与关态电压

降低表面电场原理可大大提高ＬＤＭＯＳＴ的器件性能。本文详细研究了用ＲＥＳＵＲＦ原理设计的ＬＤＭＯＳＴ的开态电阻与击穿电压的理论分析模型，并根据这一模型对ＲＥＳＵＲＦ ＬＤＭＯＳＴ的优化设计深入的讨论。最后评价了高压ＲＥＳＵＲＦ ＬＤＭＯＳＴ在保持器件耐压不变时降低其开态电阻的几种方法。     

Modeling of a triple reduced surface field silicon-on-insulator lateral double-diffused metal–oxide–semiconductor field-effect transistor with low on-state resistance

An analytical model for a novel triple reduced surface field(RESURF) silicon-on-insulator(SOI) lateral doublediffused metal–oxide–semiconductor(LDMOS) field effect transistor with n-type top(N-top) layer, which can obtain a low on-state resistance, is proposed in this paper. The analytical model for surface potential and electric field distributions of the novel triple RESURF SOI LDMOS is presented by solving the two-dimensional(2D) Poisson's equation, which can also be applied to single, double and conventional triple RESURF SOI structures. The breakdown voltage(BV) is formulized to quantify the breakdown characteristic. Besides, the optimal integrated charge of N-top layer(Q_(ntop)) is derived, which can give guidance for doping the N-top layer. All the analytical results are well verified by numerical simulation results,showing the validity of the presented model. Hence, the proposed model can be a good tool for the device designers to provide accurate first-order design schemes and physical insights into the high voltage triple RESURF SOI device with N-top layer.     

基于能带调制模型的高压增强型AlGaN/GaN HFET器件

提出了一种能带调制模型,通过在异质结界面处引入负离子电荷(如氟离子)调制异质结处的局部能带分布,实现了对异质结界面处的高密度2DEG的改变。基于能带调制模型,提出了一种复合调制沟道AlGaN/GaNHFET器件。通过在增强型沟道调制区和RESURF调制区分别引入不同剂量的负离子,不仅实现了增强型器件,而且可以降低尖峰电场,优化异质结电场分布,提高器件击穿电压。通过器件仿真软件对其器件工作原理进行了模拟分析,并通过实验结果表明,其器件品质因子FOM由传统器件的4.8MW.cm-2提高到26.7MW.cm-2。