首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到14条相似文献,搜索用时 109 毫秒
1.
研究了高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响.随着栅介质介电常数增大,肖特基源漏(SBSD)SOI MOSFET的开态电流减小,这表明边缘感应势垒降低效应(FIBL)并不是对势垒产生影响的主要机理.源端附近边缘感应势垒屏蔽效应(FIBS)是SBSD SOI MOSFET开态电流减小的主要原因.同时还发现,源漏与栅是否对准,高k栅介质对器件性能的影响也小相同.如果源漏与栅交叠,高k栅介质与硅衬底之间加入过渡层可以有效地抑制FIBS效应.如果源漏偏离栅,采用高k侧墙并结合堆叠栅结构,可以提高驱动电流.分析结果表明,来自栅极的电力线在介电常数不同的材料界面发生两次折射.根据结构参数的不同可以调节电力线的疏密,从而达到改变势垒高度,调节驱动电流的目的.  相似文献   

2.
为了研究高介电常数(高k)栅介质材料异质栅中绝缘衬底上的硅和金属-氧化物-硅场效应晶体管的短沟道效应,为新结构器件建立了全耗尽条件下表面势和阈值电压的二维解析模型.模型中考虑了各种主要因素的影响,包括不同介电常数材料的影响,栅金属长度及其功函数变化的影响,不同漏电压对短沟道效应的影响.结果表明,沟道表面势中引入了阶梯分布,因此源端电场较强;同时漏电压引起的电势变化可以被屏蔽,抑制短沟道效应.栅介电常数增大,也可以较好的抑制短沟道效应.解析模型与数值模拟软件ISE所得结果高度吻合. 关键词: 异质栅 绝缘衬底上的硅 阈值电压 解析模型  相似文献   

3.
李劲  刘红侠  李斌  曹磊  袁博 《物理学报》2010,59(11):8131-8136
在结合应变Si,高k栅和SOI结构三者的优点的基础上,提出了一种新型的高k栅介质应变Si全耗尽SOI MOSFET结构.通过求解二维泊松方程建立了该新结构的二维阈值电压模型,在该模型中考虑了影响阈值电压的主要参数.分析了阈值电压与弛豫层中的Ge组分、应变Si层厚度的关系.研究结果表明阈值电压随弛豫层中Ge组分的提高和应变Si层的厚度增加而降低.此外,还分析了阈值电压与高k栅介质的介电常数和应变Si层的掺杂浓度的关系.研究结果表明阈值电压随高k介质的介 关键词: 应变Si k栅')" href="#">高k栅 短沟道效应 漏致势垒降低  相似文献   

4.
为了研究高介电常数(高κ)栅介质材料异质栅中绝缘衬底上的硅和金属-氧化物-硅场效应晶体管的短沟道效应,为新结构器件建立了全耗尽条件下表面势和阈值电压的二维解析模型.模型中考虑了各种主要因素的影响,包括不同介电常数材料的J影响,栅金属长度及其功函数变化的影响,不同漏电压对短沟道效应的影响.结果表明,沟道表面势中引入了阶梯分布,因此源端电场较强;同时漏电压引起的电势变化可以被屏蔽,抑制短沟道效应.栅介电常数增大,也可以较好的抑制短沟道效应.解析模型与数值模拟软件ISE所得结果高度吻合.  相似文献   

5.
王骁玮  罗小蓉  尹超  范远航  周坤  范叶  蔡金勇  罗尹春  张波  李肇基 《物理学报》2013,62(23):237301-237301
本文提出一种高k介质电导增强SOI LDMOS新结构(HK CE SOI LDMOS),并研究其机理. HK CE SOI LDMOS的特征是在漂移区两侧引入高k介质,反向阻断时,高k介质对漂移区进行自适应辅助耗尽,实现漂移区三维RESURF效应并调制电场,因而提高器件耐压和漂移区浓度并降低导通电阻. 借助三维仿真研究耐压、比导通电阻与器件结构参数之间的关系. 结果表明,HK CE SOI LDMOS与常规超结SOI LDMOS相比,耐压提高16%–18%,同时比导通电阻降低13%–20%,且缓解了由衬底辅助耗尽效应带来的电荷非平衡问题. 关键词: k介质')" href="#">高k介质 绝缘体上硅 (SOI) 击穿电压 比导通电阻  相似文献   

6.
Y掺杂Al2O3高k栅介质薄膜的制备及性能研究   总被引:1,自引:0,他引:1       下载免费PDF全文
郭得峰  耿伟刚  兰伟  黄春明  王印月 《物理学报》2005,54(12):5901-5906
利用射频反应共溅射方法制备了Y掺杂Al2O3电介质薄膜,用掠入射x射线衍射检测了薄膜的结构,用高分辨率扫描电子显微镜(HRSEM)、原子力显微镜(AFM)观察了薄膜断面和表面形貌,用高频C-V和变频C-V及J-V测量了样品的电学特性. 结果表明,Y的掺入使电介质薄膜的介电常数k有了很大提高(8.14—11.8),并体现出了较好的介电特性. 分析认为:与氧具有较大电负性差的Y离子的加入,增大了薄膜中的金属—氧键(M—O)的强度;同时,Y的加入使Al2O3的结构和原子配位发生了改变,从而提高了离子极化对薄膜介电常数的贡献. 退火前后的XRD谱均显示薄膜为非晶态;HRSEM断面和AFM形貌像显示所制备的薄膜非常平整,能够满足器件要求. 关键词: 高k栅介质 掺杂氧化铝 射频反应溅射  相似文献   

7.
张冰  柴常春  杨银堂 《物理学报》2010,59(11):8063-8070
基于对静电放电(electrostatic discharge,ESD)应力下高电压、大电流特性的研究,本文通过优化晶格自加热漂移-扩散模型和热力学模型,并应用优化模型建立了全新的0.6 μm CSMC 6S06DPDM-CT02 CMOS工艺下栅接地NMOS (gate grounded NMOS,ggNMOS)ESD保护电路3D模型,对所建模型中漏接触孔到栅距离(drain contact to gate spacing,DCGS)与源接触孔到栅距离(source contact to gate sp 关键词: 栅接地NMOS 静电放电 漏接触孔到栅的距离 源接触孔到栅的距离  相似文献   

8.
研究了HfN/HfO2高K栅结构p型金属-氧化物-半导体(MOS)晶体管(MOSFET)中,负偏置-温度应力引起的阈值电压不稳定性(NBTI)特征.HfN/HfO2高K栅结构的等效氧化层厚度(EOT)为1.3nm,内含原生缺陷密度较低.研究表明,由于所制备的HfN/HfO2高K栅结构具有低的原生缺陷密度,因此在p-MOSFET器件中观察到的NBTI属HfN/HfO2高K栅结构的本征特征,而非工艺缺陷引起的;进一步研究表明,该HfN/HfO2高K栅结构中观察到的NBTI与传统的SiO2基栅介质p-MOSFET器件中观察到的NBTI具有类似的特征,可以被所谓的反应-扩散(R-D)模型表征: HfN/HfO2栅结构p-MOSFET器件的NBTI效应的起源可以归为衬底注入空穴诱导的界面反应机理,即在负偏置和温度应力作用下,从Si衬底注入的空穴诱导了Si衬底界面Si-H键断裂这一化学反应的发生,并由此产生了Si+陷阱在Si衬底界面的积累和H原子在介质层内部的扩散,这种Si+陷阱的界面积累和H原子的扩散导致了器件NBTI效应的发生.  相似文献   

9.
萨宁  康晋锋  杨红  刘晓彦  张兴  韩汝琦 《物理学报》2006,55(3):1419-1423
研究了HfN/HfO2高K栅结构p型金属-氧化物-半导体(MOS)晶体管(MOSFET)中,负 偏置-温度应力引起的阈值电压不稳定性(NBTI)特征.HfN/HfO2高K栅结构的等效 氧化层厚度(EOT)为1.3nm,内含原生缺陷密度较低.研究表明,由于所制备的HfN/HfO2 高K栅结构具有低的原生缺陷密度,因此在p-MOSFET器件中观察到的NBTI属HfN/HfO2高K栅结构的本征特征,而非工艺缺陷引起的;进一步研究表明,该HfN/HfO2高K栅结构中观察到的NBTI与传统的SiO2基栅介质p-MOSFET器件中观察 到的NBTI具有类似的特征,可以被所谓的反应-扩散(R-D)模型表征: HfN/HfO2 栅结构p-MOSFET器件的NBTI效应的起源可以归为衬底注入空穴诱导的界面反应机理,即在负 偏置和温度应力作用下,从Si衬底注入的空穴诱导了Si衬底界面Si-H键断裂这一化学反应的 发生,并由此产生了Si陷阱在Si衬底界面的积累和H原子在介质层内部的扩散 ,这种Si陷阱的界面积累和H原子的扩散导致了器件NBTI效应的发生. 关键词: 高K栅介质 负偏置-温度不稳定性(NBTI) 反应-扩散(R-D)模型  相似文献   

10.
In this paper, we propose a novel Schottky barrier MOSFET structure, in which the silicide source/drain is designed on the buried metal (SSDOM). The source/drain region consists of two layers of silicide materials. Two Schottky barriers are formed between the silicide layers and the silicon channel. In the device design, the top barrier is lower and the bottom is higher. The lower top contact barrier is to provide higher {on-state} current, and the higher bottom contact barrier to reduce the off-state current. To achieve this, ErSi is proposed for the top silicide and CoSi2 for the bottom in the n-channel case. The 50~nm n-channel SSDOM is thus simulated to analyse the performance of the SSDOM device. In the simulations, the top contact barrier is 0.2e~V (for ErSi) and the bottom barrier is 0.6eV (for CoSi2. Compared with the corresponding conventional Schottky barrier MOSFET structures (CSB), the high on-state current of the SSDOM is maintained, and the off-state current is efficiently reduced. Thus, the high drive ability (1.2mA/μm at Vds=1V, Vgs=2V) and the high Ion/Imin ratio (106) are both achieved by applying the SSDOM structure.  相似文献   

11.
By solving Poisson's equation in both semiconductor and gate insulator regions in the cylindrical coordinates, an analytical model for a dual-material surrounding-gate (DMSG) metal-oxide semiconductor field-effect transistor (MOSFET) with a high-kappa gate dielectric has been developed. Using the derived model, the influences of fringing-induced barrier lowering (FIBL) on surface potential, subthreshold current, DIBL, and subthreshold swing are investigated. It is found that for the same equivalent oxide thickness, the gate insulator with high-kappa dielectric degrades the short-channel performance of the DMSG MOSFET. The accuracy of the analytical model is verified by the good agreement of its results with that obtained from the ISE three-dimensional numerical device simulator.  相似文献   

12.
Thermal stability, interfacial structures and electrical properties of amorphous (La2O3)0.5(SiO2)0.5 (LSO) films deposited by using pulsed laser deposition (PLD) on Si (1 0 0) and NH3 nitrided Si (1 0 0) substrates were comparatively investigated. The LSO films keep the amorphous state up to a high annealing temperature of 900 °C. HRTEM observations and XPS analyses showed that the surface nitridation of silicon wafer using NH3 can result in the formation of the passivation layer, which effectively suppresses the excessive growth of the interfacial layer between LSO film and silicon wafer after high-temperature annealing process. The Pt/LSO/nitrided Si capacitors annealed at high temperature exhibit smaller CET and EOT, a less flatband voltage shift, a negligible hysteresis loop, a smaller equivalent dielectric charge density, and a much lower gate leakage current density as compared with that of the Pt/LSO/Si capacitors without Si surface nitridation.  相似文献   

13.
张致龙  陈玉红  任宝兴  张材荣  杜瑞  王伟超 《物理学报》2011,60(12):123601-123601
利用密度泛函理论在B3LYP/6-311G*水平上对叠氮化合物(HMgN3)n(n=1–5)团簇各种可能构型进行了几何优化,预测了各团簇的最稳定结构. 并对最稳定结构的成键特性、电荷分布、振动特性及稳定性进行理论研究. 结果表明:HMgN3团簇最稳定结构为直线型;(HMgN3)n(n=2,5)团簇最稳定结构为叠氮基中N原子和金属原子相连构成Mg–N–Mg结构;(HMgN3)n(n=3,4)团簇最稳定结构为叠氮基与Mg原子相互链接形成的环状结构. 团簇最稳定结构中金属Mg原子均显示正电性,H原子均显示负电性,叠氮基中间的N原子显示正电性、两端的N原子显示负电性,且与Mg原子直接作用的N原子负电性更强. Mg–N键和Mg–H键为典型的离子键,叠氮基内N原子之间是共价键. 团簇最稳定结构的红外光谱分为三部分,其最强振动峰均位于2258–2347 cm-1,振动模式为叠氮基中N–N键的反对称伸缩振动. 叠氮基在团簇和晶体中结构不变,始终以直线型存在. 稳定性分析显示,(HMgN3)3团簇相对于其他团簇更为稳定. 关键词: 3)n(n=1–5)团簇')" href="#">(HMgN3)n(n=1–5)团簇 叠氮基 密度泛函理论 结构与性质  相似文献   

14.
The cross-sections for formation of isomeric pair, 75Gem(σm) and 75Geg(σg), through 76Ge(n, 2n), 75As(n, p) and 78Se(n, α) reactions were measured at 13.73 MeV, 14.42 MeV and 14.77 MeV neutrons and also estimated using EMPIRE-II and TALYS codes over neutron energies from near threshold to 20 MeV. For each (n, 2n), (n, p) and (n, α) reaction, the cross-section initially increases with neutron energy, but starts decreasing as the neutron energy exceeds the respective threshold of (n, 3n), (n, pn) and (n, αn) reactions. The higher values of σm relative to σg reveal that the transitions of the excited 75Ge from higher energy levels to metastable state (7+/2) are favored as compared to unstable ground state (1/2). The present values of cross sections for formation of 75Gem,g through (n, 2n) and (n, α) reactions are lower, and that of (n, p) reaction are higher compared to most of the corresponding literature cross-sections.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号