电离辐射环境下的部分耗尽绝缘体上硅n型金属氧化物半导体场效应晶体管可靠性研究

随着半导体技术的进步, 集成小尺寸绝缘体上硅器件的芯片开始应用到航空航天领域, 使得器件在使用中面临了深空辐射环境与自身常规可靠性的双重挑战. 进行小尺寸器件电离辐射环境下的可靠性试验有助于对器件综合可靠性进行评估. 参照国标GB2689.1-81恒定应力寿命试验与加速寿命试验方法总则进行电应力选取, 对部分耗尽绝缘体上硅n型金属氧化物半导体场效应晶体管进行了电离辐射环境下的常规可靠性研究. 通过试验对比, 定性地分析了氧化物陷阱电荷和界面态对器件敏感参数的影响, 得出了氧化物陷阱电荷和界面态随着时间参数的变化, 在不同阶段对器件参数的影响. 结果表明, 总剂量效应与电应力的共同作用将加剧器件敏感参数的退化, 二者的共同作用远大于单一影响因子.     

0.18 μm部分耗尽绝缘体上硅互补金属氧化物半导体电路单粒子瞬态特性研究

利用脉冲激光入射技术研究100级0.18 μm部分耗尽绝缘体上硅互补金属氧化物半导体反相器链的单粒子瞬态效应, 分析了激光入射器件类型及入射位置对单粒子瞬态脉冲传输特性的影响. 实验结果表明, 单粒子瞬态脉冲在反相器链中的传输与激光入射位置有关, 当激光入射第100级到第2级的n型金属-氧化物-半导体器件, 得到的脉冲宽度从287.4 ps增加到427.5 ps; 当激光入射第99级到第1级的p型金属-氧化物-半导体器件, 得到的脉冲宽度从150.5 ps增加到295.9 ps. 激光入射点靠近输出则得到的瞬态波形窄; 靠近输入则得到的瞬态波形较宽, 单粒子瞬态脉冲随着反相器链的传输而展宽. 入射器件的类型对单粒子瞬态脉冲展宽无影响. 通过理论分析得到, 部分耗尽绝缘体上硅器件浮体效应导致的阈值电压迟滞是反相器链单粒子瞬态脉冲展宽的主要原因. 而示波器观察到的与预期结果幅值相反的正输出脉冲, 是输出节点电容充放电的结果.     

绝缘体上硅金属氧化物半导体场效应晶体管中辐射导致的寄生效应研究

基于⁶⁰Co γ射线源研究了总剂量辐射对绝缘体上硅（silicon on insulator,SOI）金属氧化物半导体场效应晶体管器件的影响.通过对比不同尺寸器件的辐射响应,分析了导致辐照后器件性能退化的不同机制.实验表明：器件的性能退化来源于辐射增强的寄生效应;浅沟槽隔离（shallow trench isolation,STI）寄生晶体管的开启导致了关态漏电流随总剂量呈指数增加,直到达到饱和;STI氧化层的陷阱电荷共享导致了窄沟道器件的阈值电压漂移,而短沟道器件的阈值电压漂移则来自于背栅阈值耦合;在同一工艺下,尺寸较小的器件对总剂量效应更敏感.探讨了背栅和体区加负偏压对总剂量效应的影响,SOI器件背栅或体区的负偏压可以在一定程度上抑制辐射增强的寄生效应,从而改善辐照后器件的电学特性.     

电离辐射对部分耗尽绝缘体上硅器件低频噪声特性的影响

本文针对辐射前后部分耗尽结构绝缘体上硅(SOI)器件的电学特性与低频噪声特性开展试验研究. 受辐射诱生埋氧化层固定电荷与界面态的影响, 当辐射总剂量达到1 M rad(Si) (1 rad = 10^-2 Gy)条件下, SOI器件背栅阈值电压从44.72 V 减小至12.88 V、表面电子有效迁移率从473.7 cm²/V·s降低至419.8 cm²/V· s、亚阈斜率从2.47 V/dec增加至3.93 V/dec; 基于辐射前后亚阈斜率及阈值电压的变化, 可提取得到辐射诱生界面态与氧化层固定电荷密度分别为5.33×10¹¹ cm^{- 2}与2.36×10¹² cm^-2. 受辐射在埋氧化层-硅界面处诱生边界陷阱、氧化层固定电荷与界面态的影响, 辐射后埋氧化层-硅界面处电子被陷阱俘获/释放的行为加剧, 造成SOI 器件背栅平带电压噪声功率谱密度由7×10^{- 10} V²·Hz^-1增加至1.8×10^-9 V² ·Hz^-1; 基于载流子数随机涨落模型可提取得到辐射前后SOI器件埋氧化层界面附近缺陷态密度之和约为1.42×10¹⁷ cm^-3·eV^-1和3.66×10¹⁷ cm^-3·eV^-1. 考虑隧穿削弱因子、隧穿距离与时间常数之间关系, 本文计算得到辐射前后埋氧化层内陷阱电荷密度随空间分布的变化.     

部分耗尽结构绝缘体上硅器件的低频噪声特性

针对部分耗尽结构绝缘体上硅(silicon-on-insulator, SOI)器件低频噪声特性展开实验与理论研究. 实验结果表明, 器件低频噪声主要来源于SiO₂-Si界面附近缺陷态对载流子的俘获与释放过程; 基于此理论可提取前栅和背栅氧化层界面附近缺陷态密度分别为8×10¹⁷ eV^-1·cm^-3和2.76×10¹⁷ eV^-1·cm^-3. 基于电荷隧穿机理, 在考虑隧穿削弱因子、隧穿距离与时间常数之间关系的基础上, 提取了前、背栅氧化层内缺陷态密度随空间的分布情况. 此外, SOI器件沟道电流归一化噪声功率谱密度随沟道长度的增加而线性减小, 这表明器件低频噪声主要来源于沟道的闪烁噪声. 最后, 基于电荷耦合效应, 分析了背栅电压对前栅阈值电压、沟道电流以及沟道电流噪声功率谱密度的影响.     

22 nm工艺超薄体全耗尽绝缘体上硅晶体管单粒子瞬态效应研究

利用计算机辅助设计技术数值仿真工具, 研究22 nm工艺技术节点下超薄体全耗尽绝缘体上硅晶体管单粒子瞬态效应, 系统地分析了掺杂地平面技术、重离子入射位置、栅功函数和衬底偏置电压对于单粒子瞬态效应的影响. 模拟结果表明, 掺杂地平面和量子效应对于单粒子瞬态效应影响很小, 重离子入射产生大量电荷, 屏蔽了初始电荷分布的差异性. 单粒子瞬态效应以及收集电荷和重离子入射位置强相关, 超薄体全耗尽绝缘体上硅最敏感的区域靠近漏端. 当栅功函数从4.3 eV变化到4.65 eV时, 单粒子瞬态电流峰值从564 μA减小到509 μA, 收集电荷从4.57 fC减小到3.97 fC. 超薄体全耗尽绝缘体上硅器件单粒子瞬态电流峰值被衬底偏置电压强烈调制, 但是收集电荷却与衬底偏置电压弱相关. 关键词： 超薄体全耗尽绝缘体上硅 单粒子瞬态效应 电荷收集 数值仿真     

超短沟道绝缘层上硅平面场效应晶体管中热载流子注入应力导致的退化对沟道长度的依赖性

随着场效应晶体管(MOSFET)器件尺寸的进一步缩小和器件新结构的引入, 学术界和工业界对器件中热载流子注入(hot carrier injections, HCI)所引起的可靠性问题日益关注. 本文研究了超短沟道长度(L=30–150 nm)绝缘层上硅(silicon on insulator, SOI)场效应晶体管在HCI应力下的电学性能退化机理. 研究结果表明, 在超短沟道情况下, HCI 应力导致的退化随着沟道长度变小而减轻. 通过研究不同栅长器件的恢复特性可以看出, 该现象是由于随着沟道长度的减小, HCI应力下偏压温度不稳定性效应所占比例变大而导致的. 此外, 本文关于SOI器件中HCI应力导致的退化和器件栅长关系的结果与最近报道的鳍式场效晶体管(FinFET)中的结果相反. 因此, 在超短沟道情况下, SOI平面MOSFET器件有可能具有比FinFET器件更好的HCI可靠性.     

高k栅介质小尺寸全耗尽绝缘体上锗p型金属氧化物半导体场效应晶体管漏源电流模型

通过求解沟道的二维泊松方程得到沟道表面势和沟道反型层电荷,建立了高k栅介质小尺寸绝缘体上锗(Ge OI)p型金属氧化物半导体场效应晶体管(PMOSFET)的漏源电流解析模型.模型包括了速度饱和效应、迁移率调制效应和沟长调制效应,同时考虑了栅氧化层和埋氧层与沟道界面处的界面陷阱电荷、氧化层固定电荷对漏源电流的影响.在饱和区和非饱和区,漏源电流模拟结果与实验数据符合得较好,证实了模型的正确性和实用性.利用建立的漏源电流模型模拟分析了器件主要结构和物理参数对跨导、漏导、截止频率和电压增益的影响,对Ge OI PMOSFET的设计具有一定的指导作用.     

全耗尽绝缘体上硅氧化铪基铁电场效应晶体管存储单元单粒子效应计算机模拟研究

铁电场效应晶体管具有非挥发性、低功耗、读写速度快等优异的存储性能,是最有前景的新型半导体存储器件之一.为促进铁电场效应晶体管在辐射环境中的应用,本文利用计算机辅助设计软件对全耗尽绝缘体上硅氧化铪基铁电场效应晶体管存储单元的单粒子效应进行研究,分析了重离子不同入射位置及角度和漏极偏置电压对存储单元相关特性的影响.结果表明:重离子入射位置改变不会使氧化铪铁电层中相应的极化状态发生反向,但会影响存储单元输出电压瞬态变化,最敏感区域靠近漏-体结区域;随着重离子入射角度减小,存储单元输出电压峰值增大,读数据“0”时入射角度变化的影响更为明显;存储单元输出电压峰值受漏极偏置电压调制,读数据“1”时调制效应更为明显.本工作为全耗尽绝缘体上硅氧化铪基铁电场效应晶体管存储单元抗单粒子效应加固设计提供理论依据和指导.     

高$lt;i$gt;k$lt;/i$gt;栅介质小尺寸全耗尽绝缘体上锗p型金属氧化物半导体场效应晶体管漏源电流模型

通过求解沟道的二维泊松方程得到沟道表面势和沟道反型层电荷, 建立了高k栅介质小尺寸绝缘体上锗(GeOI) p型金属氧化物半导体场效应晶体管(PMOSFET)的漏源电流解析模型. 模型包括了速度饱和效应、迁移率调制效应和沟长调制效应, 同时考虑了栅氧化层和埋氧层与沟道界面处的界面陷阱电荷、氧化层固定电荷对漏源电流的影响. 在饱和区和非饱和区, 漏源电流模拟结果与实验数据符合得较好, 证实了模型的正确性和实用性. 利用建立的漏源电流模型模拟分析了器件主要结构和物理参数对跨导、漏导、截止频率和电压增益的影响, 对GeOI PMOSFET的设计具有一定的指导作用. 关键词： 绝缘体上锗p型金属氧化物半导体场效应晶体管 漏源电流模型 跨导 截止频率     

Suppressing the hot carrier injection degradation rate in total ionizing dose effect hardened nMOSFETs

Annular gate nMOSFETs are frequently used in spaceborne integrated circuits due to their intrinsic good capability of resisting total ionizing dose (TID) effect. However, their capability of resisting the hot carrier effect (HCE) has also been proven to be very weak. In this paper, the reason why the annular gate nMOSFETs have good TID but bad HCE resistance is discussed in detail, and an improved design to locate the source contacts only along one side of the annular gate is used to weaken the HCE degradation. The good TID and HCE hardened capability of the design are verified by the experiments for I/O and core nMOSFETs in a 0.18 μm bulk CMOS technology. In addition, the shortcoming of this design is also discussed and the TID and the HCE characteristics of the replacers (the annular source nMOSFETs) are also studied to provide a possible alternative for the designers.     

深亚微米金属氧化物场效应晶体管及寄生双极晶体管的总剂量效应研究

为从工艺角度深入研究航空航天用互补金属氧化物半导体(CMOS)工艺混合信号集成电路总剂量辐射损伤机理, 选取国产CMOS 工艺制作的NMOS晶体管及寄生双极晶体管进行了⁶⁰Coγ射线源下的总剂量试验研究. 发现: 1) CMOS工艺中固有的寄生效应导致NMOS晶体管截止区漏电流对总剂量敏感, 随总剂量累积而增 大; 2) 寄生双极晶体管总剂量损伤与常规双极晶体管不同, 表现为对总剂量不敏感, 分析认为两者辐射损伤的差异来源于制作工艺的不同; 3)寄生双极晶体管与NMOS晶体 管的总剂量损伤没有耦合效应; 4)基于上述研究成果, 初步分析CMOS工艺混合信号集成电路中数字模块及模拟模块辐射损伤机制, 认为MOS晶体管截止漏电流增大是导致数字模块功耗增大的主因, 而Bandgap电压基准源模块对总剂量不敏感源于寄生双极晶体管抗总剂量辐射的能力. 关键词： 总剂量效应 N沟道金属氧化物场效应晶体管 寄生双极晶体管 Bandgap基准电压源     

纳米尺度金属-氧化物半导体场效应晶体管沟道热噪声模型

随着CMOS工艺的发展,热载流子效应对沟道热噪声的影响随着器件尺寸的降低而增大,传统热噪声模型未能准确表征沟道的热噪声.本文通过解能量平衡方程,得到电子温度表达式,并结合沟道漏电流表达式,建立了沟道热噪声模型.利用建立的电子温度表达式,该热噪声模型考虑了热载流子效应的影响,并且在计算热噪声的过程中考虑了电子温度对迁移率降低的影响以及温度梯度对热噪声的影响.通过分析与计算,结果显示,随着器件尺寸的减小,温度梯度对电子温度产生显著影响,使得热载流子效应的影响增大,热载流子效应对热噪声的增长作用超过了迁移率降低对热噪声的减小作用,最终导致热噪声增大.本文建立的沟道热噪声模型可应用于纳米尺寸金属-氧化物半导体场效应晶体管器件的噪声性能分析及建模.     

Modeling of a triple reduced surface field silicon-on-insulator lateral double-diffused metal–oxide–semiconductor field-effect transistor with low on-state resistance

An analytical model for a novel triple reduced surface field(RESURF) silicon-on-insulator(SOI) lateral doublediffused metal–oxide–semiconductor(LDMOS) field effect transistor with n-type top(N-top) layer, which can obtain a low on-state resistance, is proposed in this paper. The analytical model for surface potential and electric field distributions of the novel triple RESURF SOI LDMOS is presented by solving the two-dimensional(2D) Poisson's equation, which can also be applied to single, double and conventional triple RESURF SOI structures. The breakdown voltage(BV) is formulized to quantify the breakdown characteristic. Besides, the optimal integrated charge of N-top layer(Q_(ntop)) is derived, which can give guidance for doping the N-top layer. All the analytical results are well verified by numerical simulation results,showing the validity of the presented model. Hence, the proposed model can be a good tool for the device designers to provide accurate first-order design schemes and physical insights into the high voltage triple RESURF SOI device with N-top layer.     

高功率微波作用下热载流子引起n型金属-氧化物-半导体场效应晶体管特性退化研究

高功率微波(HPM)通过使半导体器件特性退化和功能失效,从而干扰电子系统无法正常工作. 针对金属氧化物半导体(MOS)器件的HPM效应, 建立了高功率微波引起n型金属氧化物半导体场效应晶体管(nMOSFET)特性退化的物理过程与模型. 器件仿真结果中nMOSFET的输出特性曲线显示栅极注入HPM引起器件特性退化,包括阈值电压正向漂移、 饱和电流减小、跨导减小等;结合物理模型分析可知, HPM引起的高频脉冲电压使器件进入深耗尽状态, 热载流子数目增多,热载流子效应导致器件特性退化. MOS器件的HPM注入实验结果显示,器件特性曲线、器件模型参数变化趋势与仿真结果一致, 验证了HPM引起nMOSFET特性退化的物理过程与模型.     

Utilizing a shallow trench isolation parasitic transistor to characterize the total ionizing dose effect of partially-depleted silicon-on-insulator input/output n-MOSFETs

We investigate the effects of 60 Co γ-ray irradiation on the 130 nm partially-depleted silicon-on-isolator(PDSOI)input/output(I/O) n-MOSFETs. A shallow trench isolation(STI) parasitic transistor is responsible for the observed hump in the back-gate transfer characteristic curve. The STI parasitic transistor, in which the trench oxide acts as the gate oxide,is sensitive to the radiation, and it introduces a new way to characterize the total ionizing dose(TID) responses in the STI oxide. A radiation enhanced drain induced barrier lower(DIBL) effect is observed in the STI parasitic transistor. It is manifested as the drain bias dependence of the radiation-induced off-state leakage and the increase of the DIBL parameter in the STI parasitic transistor after irradiation. Increasing the doping concentration in the whole body region or just near the STI sidewall can increase the threshold voltage of the STI parasitic transistor, and further reduce the radiation-induced off-state leakage. Moreover, we find that the radiation-induced trapped charge in the buried oxide leads to an obvious front-gate threshold voltage shift through the coupling effect. The high doping concentration in the body can effectively suppress the radiation-induced coupling effect.     

三维数值仿真研究锗硅异质结双极晶体管总剂量效应

为探索锗硅异质结双极晶体管(SiGe HBT)总剂量效应的损伤机理,采用半导体器件三维模拟工具(TCAD),建立电离辐照总剂量效应损伤模型,分析比较电离辐射在SiGe HBT不同氧化层结构的不同位置引入陷阱电荷缺陷后,器件正向Gummel特性和反向Gummel特性的退化特征,获得SiGe HBT总剂量效应损伤规律,并与⁶⁰Coγ辐照实验进行对比.结果表明:总剂量辐照在SiGe HBT器件中引入的氧化物陷阱正电荷主要在pn结附近的Si/SiO₂界面处产生影响,引起pn结耗尽区的变化,带来载流子复合增加,最终导致基极电流增大、增益下降;其中EB Spacer氧化层中产生的陷阱电荷主要影响正向Gummel特性,而LOCOS隔离氧化层中的陷阱电荷则是造成反向Gummel特性退化的主要因素.通过数值模拟分析获得的SiGe HBT总剂量效应损伤规律与不同偏置下⁶⁰Coγ辐照实验的结论符合得较好.     

Direct measurement and analysis of total ionizing dose effect on 130 nm PD SOI SRAM cell static noise margin

In this work, the total ionizing dose(TID) effect on 130 nm partially depleted(PD) silicon-on-insulator(SOI) static random access memory(SRAM) cell stability is measured. The SRAM cell test structure allowing direct measurement of the static noise margin(SNM) is specifically designed and irradiated by gamma-ray. Both data sides' SNM of 130 nm PD SOI SRAM cell are decreased by TID, which is different from the conclusion obtained in old generation devices that one data side's SNM is decreased and the other data side's SNM is increased. Moreover, measurement of SNM under different supply voltages(Vdd) reveals that SNM is more sensitive to TID under lower Vdd. The impact of TID on SNM under data retention Vddshould be tested, because Vddof SRAM cell under data retention mode is lower than normal Vdd.The mechanism under the above results is analyzed by measurement of I–V characteristics of SRAM cell transistors.