15.14MeV/u 136Xe离子引起的单粒子效应

研究了15.14MeV/u ¹³⁶Xe离子在不同批次的32k×8bits静态存储器中所引起的单粒子效应.获得了单粒子翻转和单粒子闭锁截面与入射角度的依赖关系.将单粒子效应截面与灵敏区中沉积的能量相联系,而不是线性能量转移(LET)值.估计了灵敏体积的深度和死层的厚度.     

基于FPGA和ADS8638的数据采集系统的设计与实现

为了解决常用数据采集产品体积较大的问题,选用一种体积小,转换速度快的多通道AD转换芯片ADS8638,设计了FPGA与芯片间的接口电路,并采用verilog语言编写了控制程序,以控制ADS8638芯片对各通道输入的模拟量进行AD转换。通过软件仿真验证、静态时序分析,仿真和分析结果表明,该软件功能、性能、时序正确。最后,将软件经过综合、布局布线后下载到ACTEL FPGA芯片中进行硬件系统测试,测试结果表明,本技术方案设计合理,功能可靠,降低了常用数据采集系统的体积和功耗,具有良好的实用价值。     

基于FPGA和CAN控制器软核的CAN总线发送系统的设计与实现

基于FPGA嵌入式片上可编程技术,采用现有的CAN总线控制器软核模块,设计了软核控制程序,将由CAN控制器软核及其控制程序组成的CAN发送软件嵌入在FPGA内部,开发了CAN总线通信系统,实现了对CAN总线数字量的发送。经过软件仿真验证、静态时序分析和硬件系统测试,仿真和测试结果表明,该系统设计合理,方案可行,时序正确,功能、性能满足要求。系统将硬件软件化,有效的减少了外围芯片的数量,降低了系统的体积和功耗,提高了产品的集成度、通用性和可靠性,具有良好的实用价值和推广前景。     

基于锁存器路径的静态时序分析在第三方验证中的应用

随着可编程逻辑门阵列（FPGA）设计规模的扩大,静态时序分析可有效减轻时序仿真的负担,缩短项目周期。常见的静态时序分析(STA)多是基于触发器（FF_Based STA）,对触发器的STA算法研究已经比较成熟。但FPGA综合后网表可能会产生锁存器,而锁存器的STA与触发器的STA在算法上存在差异。为保证在FPGA产品第三方验证工作中对STA路径分析覆盖率达到100%,有必要对基于锁存器的时序分析（Latch_Based STA）做研究。阐述了锁存器“时间借入”与“时间借出”的概念。分析了“锁存器宽裕时间(slack time)”特性,绘制了其函数图。在某FPGA第三方验证项目中使用STA 工具Prime Time（一种计算机模型分析工具）,分别对由“时间借入”、“时间借出”而导致“时序松弛”和“时序收紧”两种情况做了计算和分析,对STA路径分析覆盖率达到了100%,满足了第三方验证要求。