一款2 G/s采样率20 GHz带宽主从式跟踪保持电路设计研究

设计了一款全差分、20 GHz带宽主从式跟踪保持芯片(MS-THA)。该芯片采样率为2 G/s,工作带宽大于20 GHz,采用0.13μm SiGe BiCMOS工艺实现。该芯片采用传统的开关发射极跟随器(SEF)作为跟踪保持核心电路,Cherryhooper电路作为输入缓冲和输出缓冲的带宽增强核心电路,并利用交叉反馈电容抑制馈通。为了验证上述电路的有效性,设计了一个单级THA电路,测试结果为MS-THA电路提供了足够的支持。在单电源+3.3 V供电、输入直流电平为0 V,2 G/s采样率以及-3 dBm输入信号功率条件下,获得的单端输出无杂散动态范围小于-23.5 dB,总功耗约为300 mW。     

更正北大核心CSCD

阵列设计作为多输入多输出(MIMO)雷达成像系统中的一项关键技术直接影响系统成像性能。通过分析MIMO雷达成像模型,探讨了基于等效阵列概念的MIMO阵列设计方法,并讨论了近场效应对成像结果的影响。基于所构建的MIMO雷达成像实验系统,进行了近场微小金属目标二维成像试验。实验结果表明:该阵列设计方法在120~150 GHz的适用性,验证了毫米波MIMO雷达近场成像能力。