对称函数各完备集展开系数之间的转换

本文从三种构成完备集的对称函数的定义及有关性质出发，讨论了对称函数在各完备集中展开系数之间的转换，给出了相应的变换矩阵，从而建立了各完备集之间的相互联系.     

基于多阈值技术的低功耗D触发器设计

目前CMOS电路中,漏电流功耗已经成为不可忽视的部分.降低电路漏电流功耗的一种有效方法是采用多阈值电路技术.根据多阈值电路设计原理,电路的关键路径采用低阈值晶体管,以保证电路的性能;非关键路径采用高阈值晶体管,以降低电路的漏电流功耗.对于触发器来说,其对时钟的响应部分是一个关键路径,而对信号的响应部分是非关键路径.本文据此设计了一种新型低功耗D触发器--多阈值与非门保持型D触发器.该电路结构简单,降低了电路漏电流功耗,并且当输入保持不变时,时钟信号不作用于内部结点,使内部结点电压保持不变,这进一步降低了电路的功耗.模拟结果表明所设计的D触发器跟传统的D触发器相比,可节省近25%的功耗.     

基于MOS-NDR负阻器件的D触发器设计

负阻器件由于在电流 电压特性曲线中表现出独特的负微分电阻特性,从而大大增加了单个器件所能实现的逻辑功能.如果将其用于数字逻辑电路设计,尤其是触发器的设计,可有效减少器件的数目.通过分析CMOS工艺负阻器件MOS-NDR及单双稳态转换逻辑单元MOBILE的工作特性,设计了一个时钟上升沿触发的D触发器.采用TSMC 0.18 μm工艺对所设计的电路进行HSPICE仿真,仿真结果表明所设计的电路具有正确的逻辑功能.与基于MOS-NDR负阻器件的同类触发器相比,新设计的D触发器具有更稳健的输出和较强的抗干扰能力     

用于显性脉冲式触发器的新型低功耗脉冲信号发生器

脉冲式触发器具有吸收时钟偏移和速度快的优点,为了实现高性能低功耗脉冲式触发器,提出了2种用于显性脉冲式触发器的新型低功耗双边沿脉冲信号发生器.第1种采用延时的时钟信号控制脉冲发生器内部节点的充放电路径,使它们交替导通来产生脉冲信号,减少了直流短路电流,降低了动态功耗;第2种在时钟上升沿和下降沿分别采用NMOS传输晶体管和级联PMOS管直接输出高电平脉冲信号,使其具有平衡的脉冲产生时间,有利于实现对称的输入信号建立时间,以达到脉冲式触发器最小的输入输出延时.通过HSPICE仿真,与以往同类的脉冲信号发生器相比,本文提出的2种脉冲信号发生器在平均功耗、速度、总沟道宽度等方面均有明显的优势,适用于设计高性能低功耗显性脉冲式触发器.     

二值动态BiCMOS电路设计

动态电路在当前低功耗设计中受到越来越多的关注,而兼具CMOS电路及TTL电路优点的BiCMOS电路的应用日益广泛.本文以一种n型BiCMOS动态电路为基础,提出了一种新的二值动态BiCMOS电路的通用结构及设计方法,根据该结构及方法设计的动态电路不仅集成度高、功耗低、速度快、电流驱动能力强,而且结构简单,设计方便.计算机模拟结果证明,设计的电路具有正确的逻辑功能,且速度快,功耗低.     

基于门冻结技术的无冒险RS触发器设计

数字电路中的冒险现象不仅会导致电路的误操作,而且消耗了很多能量、增加了操作时间,因此在电路设计中冒险的检测和消除非常重要．文章介绍了门冻结技术的基本思想,以此为基础给出了基于F门的CMOS与非门、或非门的逻辑单元电路设计,并将其应用到RS触发器的设计中,经PSPICE模拟显示,与传统的同步RS触发器相比,所设计的基于F门的同步RS触发器电路不仅具有正确的逻辑功能,消除了冒险,而且使电路的功耗也得到了有效地降低。     

TTL集成电路oc门的上拉电阻的研究

本文讨论了OC门上拉电阻的计算，指出传统的电阻最大值计算公式是有片面性的.在此基础上，本文进卜一步从理论和实验两方面讨论了缺省上拉电阻的OC门的工作特性.结果表明:缺省上拉电阻的OC门有正常的静态特性，而在动态工作中对工作速度有一些影响.     

KyFan定理在不分明化拓扑中的推广

本文给出了KyFan定理在不分明化拓扑中的推广。     

模糊化测度空间及模糊化测度(Ⅰ)

用连续真值逻辑上的语义的方法建立了模糊化σ-代数和模糊化可测空间,并在其上建立了,模糊化测度,较好地推广了经典测度理论的相关结果。     

基于并联开关技术的ECL电路设计

本文首先指出了采用电压信号的多值电路中,在多个开关串联时存在的问题,进而提出了适合于ECL电路设计的两种将串联开关转换成并联开关的方法,并具体设计了采用并联开关的三值ECL电路。设计实例表明这些方法具有简便、规范的特点。用PSPICE对设计的电路进行模拟得到的结果表明,采用并联开关技术设计的电路不仅具有正确的逻辑功能,而且比采用串联开关设计的电路具有更快的速度。