关于扩展PLA逻辑综合能力的若干技术

本文提出了克服PLA固定容量的限制,扩展逻辑综合能力的两种技术:一是在改用带二位译码器PLA的情况下,减少函数乘积项的算法;二是将逻辑函数修改技术用于PLA的逻辑综合技术。     

一种时序逻辑网络的快速设计方法

引用1984年尹克震提出的“开关函数的反演公式”,采用伪随机序列技术的思想,提出移位寄存器型时序逻辑网络的一种快速设计方法。     

基于单圈T-函数序列的Pattern分布

在序列密码的设计中,pattern分布是衡量密钥流序列伪随机性的重要指标之一.本文利用单圈T-函数比特位序列的性质,对单圈T-函数及其截尾序列的pattern分布进行了研究.研究结果表明:当1≤s≤m≤n时,单圈T-函数截尾序列中的s-pattern分布都是平衡的,这里的n表示单圈T-函数的字长,m表示单圈T-函数截尾序列的字长.     

多值逻辑函数的扩散性质

对多值逻辑函数的扩散性进行了研究，采用多值逻辑函数的Chrestenson循环谱分别给出了满足PC(k)、PC(k)／m和EPC(k)／m的多值逻辑函数之充要条件，并给出了二次P值逻辑函数满足PC(k)／m和EPC(k)／m的充要条件．     

逻辑函数修改技术在由D触发器构成的任意进制同步计数器中的应用

本文总结了由D触发器构成2^n进制同步计数器的设计方法,并在此基础上分析了如何用逻辑函数修改技术实现任意进制同步计数器。通过实例设计表明,推广此设计方法于任意进制的加、减法计数器具有使用方便、设计迅速等优点和一定的实用意义。     

循环码计数器的快速综合

本文导出了使用J-K触发器的任意2~n进制循环码计数器激励函数的设计公式,并将逻辑函数修改技术用于任意2N进制循环码计数器的综合。此外,还提出了使用附加触发器时循环码计数器的快速综合法。通过设计实例表明,采用快速综合法设计循环码计数器具有一定的优点和实用意义。     

基于低功耗双边沿D触发器的任意进制异步计数器设计

从D触发器激励表入手，分别给出了采用单边沿D触发器和双边沿D触发器的2^n进制异步加法计数器、减法计数器的设计方法．在此基础上，采用逻辑函数修改技术，通过实例讨论了基于单边沿D触发器和双边沿D触发器的异步任意进制计数器的设计．该设计方法方便，快速，具有一定的实用意义．     

逻辑函数修改技术在任意进制同步计数器综合中的应用

本文将逻辑函数修改技术川用于任意进制同步计数器的综合 , 从而导出了任 意 进 制 同步加法计数器、减法计数器和可逆计数器使用 T 型触发器的设计公式.在此基础上提出了使用 J一K 触发器设计任意进制同步加法计数器、减法计数器和可逆计数器的方法.通过实例表明,公式设计法具有使用方便、设计迅速等优点和~一定的实用意义     

基于逻辑函数e导数的双逻辑综合

讨论了逻辑函数的e导数与逻辑函数化简的关系,并在此基础上提出了基于逻辑函数e导数化简逻辑函数的新方法.由于采用了双逻辑综合,逻辑综合效果优于传统的基于与-或-非运算的逻辑综合.     

用阈函数实现任意逻辑函数的新方法

本文讨论了任意逻辑函数化为阈函数的基于谱技术的设计方法，并在此基础上提出了一种新方法。     

基于集成移位寄存器的扭环形计数器自启动设计

分析了扭环形计数器工作时的状态转换过程,分析了集成移位寄存器的逻辑功能,提出了用集成移位寄存器74LS194构成扭环形计数器的一些新的设计方案,即移位寄存器的状态变化在右移移位或并行输入符合右移规律的数码、反馈实现取反循环移位的基础上,对任何一位触发器的激励函数进行逻辑修改,可实现扭环形计数器自启动设计.所述方法的创新点是提出了MSI集成移位寄存器改变应用方向的逻辑修改方法.     

基于RTD的三变量特征阈值逻辑门及通用阈值逻辑门设计

单双稳态转换逻辑单元（MOBILE）能够充分发挥共振隧穿二极管（RTD）的负内阻和快速开关转换特性，且由MOBILE构成的电路能方便地实现阈值逻辑功能。利用谱技术将三变量阈值函数分为3类；结合阈值逻辑电路的特点，分别对三变量特征阈值函数和34个具有代表性的阈值函数进行分析和比较；设计了基于RTD的新型三变量特征阈值逻辑门及通用阈值逻辑门。通过HSPICE仿真和功耗测试，验证了所设计的电路不仅具有正确的逻辑功能，而且有效减小了电路面积、降低了功耗和成本。     

行为序列及基于多值逻辑的产生技术

本文在分析传统数字电路信号行为的基础上,提出了描述信号行为的三值序列产生技术,文中首先讨论了行为序列在低功耗估计技术中的应用及其多值描述,然后运用多值逻辑理论设计了三值行为序列变换电路,并结合SPICE模拟程序给出了行为序列的软件产生技术,最后讨论了如何产生相互独立的三值行为序列。     

基于多β晶体管的三值全功能触发器及其应用

本文在分析多β晶体管工作原理的基础上,提出了利用多β晶体管结合ECL构成三值开关,并以此为基础设计了三值D型锁存器和三值主从型D触发器．本文还设计了三值全功能触发器,并讨论了三值全功能触发器的逻辑功能及其激励函数,最后应用全功能触发器对时序电路的实例进行了设计,实例设计表明应用该触发器可以简化电路结构,提高电路的工作速度．     

基于MOS-NDR负阻器件的D触发器设计

负阻器件由于在电流 电压特性曲线中表现出独特的负微分电阻特性,从而大大增加了单个器件所能实现的逻辑功能.如果将其用于数字逻辑电路设计,尤其是触发器的设计,可有效减少器件的数目.通过分析CMOS工艺负阻器件MOS-NDR及单双稳态转换逻辑单元MOBILE的工作特性,设计了一个时钟上升沿触发的D触发器.采用TSMC 0.18 μm工艺对所设计的电路进行HSPICE仿真,仿真结果表明所设计的电路具有正确的逻辑功能.与基于MOS-NDR负阻器件的同类触发器相比,新设计的D触发器具有更稳健的输出和较强的抗干扰能力     

计算OC型逻辑函数的布尔偏导数与布尔差分的表格方法

讨论了OC型逻辑函数一阶布尔偏导数的规范OC展开式．在此基础上提出了计算OC型逻辑函数一阶、二阶布尔偏导数的表格方法．根据二阶布尔差分的定义以及二阶布尔差分与布尔偏导数的关系提出了两种计算OC型逻辑函数二阶布尔差分的表格方法,并作了比较．本文提出的计算OC型逻辑函数布尔偏导数与布尔差分的表格方法具有简捷、方便以及易于计算机编程操作等优点．