数字BPM时钟锁相电路的设计与实现

为实现数字BPM时钟系统的锁相,设计了一种基于锁相环同步原理的低抖动、低相位噪声的时钟同步系统。根据锁相环电路工作原理,对数字BPM时钟同步系统的硬件及固件程序进行了设计,实现了外部输入时钟信号与系统内部产生的主工作时钟信号的锁相,并且时钟信号输出的频率及相位均可调整以满足后端ADC采样的要求。测试结果表明,设计可以完成对一定频率范围内变化的外部输入时钟信号的锁相,输出时钟信号抖动满足束流实验要求,为数字BPM后续算法研究提供了基础。     

积分时间可调的CCD相机驱动时序设计与实现

在分析帧转移CCD的结构和驱动时序的基础之上,对时序关系和积分时间选择进行了计算,并给出积分时间可调的循环嵌套时序设计方案.以现场可编程逻辑门阵列为硬件载体,用硬件描述语言对方案进行设计.考虑到CCD驱动时序复杂、相位要求严格,提出运用锁相环技术进行高频信号的精确移相,用嵌入式逻辑分析仪对时序进行采样验证,在CCD电路板上实现了积分时间可调的CCD空间相机驱动时序.     

一种可编程全数字锁相环的设计与实现

针对传统的全数字锁相环电路参数不可调、锁相速度慢及锁相范围窄的缺点,提出了一种可编程全数字锁相环。采用电子设计自动化技术完成了该系统设计,并对所设计的电路进行了计算机仿真与分析,最后,采用FPGA予以硬件电路的实现。系统仿真与硬件实验证明,该锁相环中数字滤波器和数控振荡器的参数可以自主设定,改变数字滤波器的参数可加快锁相速度,改变数控振荡器的参数可扩大锁相范围。该锁相环具有锁相速度快、锁相范围宽、电路结构简单、参数设计灵活和易于集成等优点,可适用于许多不同用途的领域。     

基于LabVIEW FPGA的三相锁相环设计与实现

针对传统FPGA模式开发的锁相环在实时人机交互方面的不足,设计了基于LabVIEW FPGA技术的三相锁相环;方案以sbRIO-9631模块为硬件平台,利用LabVIEW编程控制FPGA逻辑,在FPGA中分三级流水线实现了基于dq变换的锁相环算法,并通过FIFO实时上传采集信号、锁定相位至PC机,最后在PC机上实现对锁相环性能分析、PI参数调控和数据显示;经过实验,该锁相环具有较高的精度,锁相时间约为两个周期,锁相误差约为0.03 rad,通过PC机可实时调节锁相性能。     

光电振荡器中锁相环和注入锁定技术的比较和优化

分析比较了基于锁相环技术和基于注入锁定技术的两种光电振荡器的特性,推导了两种光电振荡器的噪声传递函数,并进行了实验验证,得出了这两种技术应用于光电振荡器的相似性和各自的优缺点.由于光纤对温度的高敏感性,采用这两种技术的光电振荡器都存在着易失锁的问题.为解决这一问题,分别分析了两种光电振荡器输出信号与参考信号间的相位关系,基于此关系设计了锁定状态监测和反馈系统,并实验验证了系统的有效性.     

用于原子-光耦合系统的光学锁相环的设计

光学锁相环(OPLL)是电子学锁相环在光学领域的拓展,它是基于光电探测器、鉴相器以及配套的电路,通过反馈回路控制半导体激光器的电流模块和压电陶瓷扫描模块,以达到锁定两束激光的频率和相位的目的。介绍了光学锁相环的结构、鉴频鉴相器(PFD)的工作原理,并基于锁相环路芯片ADF41020设计了一种光学锁相电路,设计锁定两束激光的频率差的范围为4GHz-18GHz。     

基于脉冲计数的零相位差跳变补偿外差干涉信号处理方法

在基于脉冲计数的外差干涉信号处理中,提出了一种零相位差跳变补偿的大小数相位结合处理方法,可实现外差干涉信号处理中大小数的准确结合。大数测量采用对两路干涉信号进行脉冲计数同步对减的方法实现,小数测量采用混频降频方法来提高测量分辨率,并采用锁相环对拍频信号跟踪产生用于混频降频的动态基准信号,解决外差信号拍频变化的问题,以提高小数测量分辨率的稳定性。基于信号发生器对实现的外差干涉信号处理方法进行了验证,包括测量精度、大数计数、小数相位测量。构建了双通外差干涉位移测量光路,通过对精密导轨位移的测量来验证大小数结合处理方法的有效性和信号处理方法在外差干涉位移测量应用中的可行性。     

基于帧频信号的图像存储时序控制方法

针对长时间服役光学设备图像存储系统性能退化和可靠性降低的问题,设计了新的图像存储系统结构。提出了一种基于帧频信号的时序控制方法,以帧频信号为基准驱动系统软硬件工作,结合秒信号、帧频信号与串口时间生成绝对时间,实现了四路独立数据流的同步采集,通过两级缓存机制保证数据采集-打包-存储之间的速率冗余匹配,对图像转移时间误差进行了修正。检测结果表明,系统时序得到了有效控制,长时间采集存储数据稳定可靠不丢帧,时间同步精度优于1ms。     

连通井磁场测距系统中信号处理与传输的研究

为了消除连通井磁场测距系统中高温高压、强震动恶劣环境对测量信号的影响,提高测量结果精确性,实现连通井磁场测距系统的精确定位功能,本文从传感器、AD选型、硬件信号调理电路、软件滤波等方面对所采集信号的处理问题进行了探讨,并对比分析了FIR和IIR两种滤波器。针对结构简单、耗时短、内存小的IIR滤波器的精度偏低问题,本文提出了一种采用整数与浮点替换式的运算、混合编程和程序结构改进的设计方案。实验表明,该方法的处理时间较原方法缩短了61.29%,数据精度相对可提高两个百分点,满足系统对时间和精度的要求。此外,为了减小测量短节与钻头附近的耦合效应的影响、提高信号传输的效率,本文在井上系统和井下测量系统之间的采用曼切斯特编码编码通信,提出了一种编解码硬件解决方案。     

某型飞机武器控制系统计算机检测仪的设计与实现

为解决某型飞机武器控制系统计算机检测仪检测技术老旧且故障频发,不能满足作战和训练要求的问题,本文设计了一种新型的检测仪。基于该型飞机武器控制系统计算机的功能结构和维护保障规程,首先分析了该型计算机检测仪的功能需求;然后提出了基于Compact RIO平台和触摸屏式计算机的检测仪总体结构;最后设计了检测仪的硬件结构和匹配的软件设计思路。检测仪的硬件主要包括四个模块：控制模块、测量模块、显示模块和电源模块;软件实现采用LabVIEW图形化系统设计软件,设计过程分成开发模式和运行模式两阶段。该检测仪能够对武器控制系统中机载计算机的输入输出信号进行精确测量和分析,技术先进,且显示直观,能较好地提高维修保障效率。     

一种非连续微波探询信号的实现

铷原子频标（RAFS）的微波探询信号可用于激励铷原子产生基态能级之间的跃迁，从而实现共振探测.目前常用的微波产生方案都存在电路结构复杂、功耗大、不便于集成的缺点.本文提出了一种利用锁相环（PLL）技术产生非连续微波探询信号的设计方案，这种方案以10 MHz信号作为参考频率，在单片机的合理配置下可直接得到（6 834.687 5 MHz±f_M）信号（f_M表示最大频偏）.该方案具有电路结构简单、功耗低、数字化程度高等优点，利用该方案实现的整机稳定度优于1.5E-11/√τ（1 s≤τ≤100 s），性能指标均可满足小型商业铷原子钟要求.     

基于FPGA的OV7620视频信息获取系统

为了满足实时、快速地获取并处理视频信息,提出以Altera公司Cyclone系列的EP1C12Q240C8为核心芯片构造硬件开发平台,使用Verilog HDL语言对CMOS图像传感器OV7620的驱动时序进行硬件描述。系统采用SCCB编程模式,建立FPGA芯片与CMOS图像传感器之间的通信,实现信号的控制与获取。为了实现在不同环境和需求下的操作要求,设定了CMOS图像传感器内部的相应寄存器和控制器。实验结果表明,该系统通过灵活控制CMOS图像传感器OV7620,为实现视频监控、工业现场监控等应用提供了稳定可靠的原始信息来源。     

一种多功能视频信号源设计

针对目前视频信号源功能单一的现状,提出了一种便携式多功能视频信号源系统设计方案。详细阐述了信号源系统的硬件及软件设计,方案基于便携式、多功能、可靠性三方面的考虑,设备采用AMD的APU芯片平台,减少了FPGA资源消耗,简化了硬件电路设计,配套软件采取模块化设计。视频信号源可提供多种制式的测试图像,同时可根据特定要求产生特殊制式或信号,实验结果表明,该多功能信号源系统稳定性好、可靠性高、使用便捷,满足设计需求。     

用基于DSP的线阵CCD实现二维图像信号采集的系统设计

对光电转换系统，尤其是采集信号的后处理进行了研究。介绍了在光电精密数据采集处理中通过DSP用硬件实现对CCD信号的采集和处理过程。给出了对CCD信号进行边缘识别的微分算法和将线阵CCD信号进行组合，恢复出二维图像信号的算法。同时还给出了详细的硬件处理电路。重点介绍了DSP与FIFO的数据传输、DSP与USB的接口电路。解决了一般情况下系统无法做到的用线阵CCD实现二维图像信号复原的问题。通过实验，证明了该方法的有效性。线阵CCD信号是以若干线段的形式存在的，特别适用于激光雕刻机图像采集系统，应用前景广阔。     

基于CPLD的胃窥镜图像控制系统

介绍了一种顺序制胃窥镜的实时图像控制系统,并给出了具体的方案和实现方法。该系统采用锁相的方式,产生高稳定的像素时钟;使用大容量的视频RAM缓存图像,通过对写入的控制,实现图像的编辑;采用ADV7120与AD722相结合,完成视频的编码输出;所有的控制信号由一片EPM7128来实现。整个系统采用高密度的集成器件,体积小巧,结构紧凑,性能良好。     

等幅均匀复用OTDM信号的单路和群路时钟提取

提出了针对等幅均匀复用的光时分复用信号进行全光时钟提取的一种新方案,理论上分析了该方案的可行性,并给出了各次谐波时钟频率分量大小的表达式.实验上利用该方案成功地从等幅均匀复用的8×2.5 GHz信号中提取出了2.5 GHz单路时钟和20 GHz群路时钟光脉冲.此技术可应用于高速OTDM信号的时钟提取.     

基于FPGA的视频采集及实时显示系统设计

针对现有的目标识别及跟踪系统项目,为了便于其调试以及后期对目标的位置信息进行监控,对图像采集及实时显示方面进行了研究,设计了基于FPGA的视频采集及显示系统,首先进行硬件选型并搭建硬件平台,对各模块进行分析,编写驱动程序,设计SDRAM控制器,改进了现有的乒乓操作,并使用FIFO完成跨时钟数据的交互,保证了数据流的连续性。实验结果表明使用该乒乓操作后,消除了两帧图像切换时由于时钟不同步带来的图像交错,能够稳定的完成视频采集及实时显示的功能。实践表明该系统能够满足采集存储的速度,达到实时采集并显示的目的,具有运行稳定、可扩展性好等特点。     

Spatial resolution in echo planar imaging: shifting the acquisition window in k-space

Single-shot echo planar imaging (EPI) is one of the most suitable techniques for very fast image acquisition, especially in functional MRI. In standard EPI schemes the k-space center is sampled in the middle of the acquisition train. This leads to longer echo times for higher spatial resolutions, as well as reduced signal intensity and signal-to-noise ratio. Therefore, echo shifting to lower echo times is often used. After a brief overview on the theoretical background of various point-spread-functions (PSF) computational simulations are presented, which quantify the modulation amplitude of a binary test object sampled with either standard, zero-filled or shifted k-space acquisition. The results suggest that echo-shifting with zero-filling is not advantageous, not even with small matrix sizes, and that echo-shifting with additional acquisition of outer k-space lines decreases the modulation amplitude only slightly. Simulations were also performed on noise-corrupted test objects, indicating that the use of the echo-shifted scheme causes resolution loss of up to 30% compared to the standard scheme for a 128 by 128 pixel matrix at a noise level of 20%. Finally, in vivo experiments using different echo shifts are presented and the characteristics of signal and noise with varying TE are quantified.     

Simple optical preprocessing for optical clock recovery using a single fiber Bragg grating filter

We propose a simple optical preprocessing for optical clock recovery using a fiber Bragg grating (FBG) filter. In the proposed scheme, the signal preprocessing is performed by suppressing the carrier component through the FBG filter, and experiment shows that the clock component is larger than about 10 dB compared with other rf components within a distance of from the clock frequency component.