基于MCML的高性能三值D型触发器的设计

MCML电路由于具有高速低摆幅、抗干扰能力强、在高频下比传统CMOS电路功耗更低等优点,越来越受到广泛关注.通过分析二值MCML电路的设计方法,引入与参考电压进行比较的思路,设计了一种结构简单的新型高性能三值D型触发器.采用TSMC 180 nm工艺,使用HSPICE进行模拟.结果表明,所设计的触发器不仅具有正确的逻辑功能,工作频率达到10 GHz,平均D-Q延时和PDP也比传统CMOS三值触发器有明显降低,且随着工作频率的上升,PDP不断下降,适合于高速和高工作频率的应用.     

用电流型CMOS电路实现三值算术电路

本文修改了作者提出的适用于电压型CMOS电路的三值传输函数理论,使之适用于电流型CMOS电路.基于该理论,本文设计了实现三值加法和三值乘法的电流型CMOS电路.这些电路具有简单的电路结构和正确的逻辑功能,从而表明该理论能有效地指导电流型CMOS电路在开关级的逻辑设计.     

三值 BiCMOS电路

本文在分析二值 BiCMOS 电路及“开关信号理论”的基础上, 用开关级设计方法提出了新的三值 BiCMOS 电路. 与 CMOS 三值电路相比,新的电路的驱动能力明显要强得多, 因而在大电容负载条件下有更 好的速度性能.     

基于串联门的三值低功耗ECL 门电路

本文讨论了三值ECL 串联门中输入信号的电平移位和输出信号的函数表示形式.利用差动电流开关理论和ECL 串联门结构分析, 本文设计了常用的三值低功耗ECL 电路.     

低功耗CMOS三值四输入全加器设计及其应用

针对传统三值全加器没有充分利用进位的不足,提出一种新型的三值四输入全加器电路结构,并用CMOS设计这种全加器,与传统的三值三输入全加器相比,将原有的输入由3个增加到4个,将原有的进位由二值信号变为三值信号.所提出的三值四输入全加器增加了处理的信息量,提高了进位端的利用率,在较大电路设计中能减少所用加法器模块的数量,并减少所用管子数和降低芯片面积.基于该新型全加器,设计了3个四位三值数串行加法电路.经Hspice模拟,所设计的电路有正确的逻辑功能,与基于传统三值三输入全加器的设计相比,在处理信息量较大的电路设计中具有很好的低功耗特性.     

三值CCD电路的类比设计法

根据电流信号与电荷信号具有易于相加的共同特征,本文在电沫型CMOS电路与CCD电路之间建立了类比的关系.由于前者可以用传翰电流开关理论实现开关级设计,因此通过类比便能获得塞于四种荃本逻辑单元的多值CCD电路的设计·文中有关三值CCD电路的设计实例显示了该一类比设计方法的有效性.     

CMOS三值译码器

本文探讨了在常规CMOS集成电路基础上设计三值逻辑电路的方法。从三值倒相器入手,结合常规CMOS门电路,给出了CMOS三值译码器的设计方案及应用电路。     

三值电流型CMOS全加器的改进设计

以开关信号理论为指导,对电流型CMOS电路中如何实现阈值控制进行了讨论.建立了实现阈值控制电路的电流传输开关运算.在此基础上设计了具有阈值控制功能的电流型CMOS三值全加器.通过对开关单元实施阈值控制后,所设计的电路在结构上得到了非常明显的简化,在性能上也获得了优化.HSPICE模拟验证了所提出的电路具有正确的逻辑功能,并且较之以往设计具有更好的瞬态特性和更低的功耗.     

三值绝热门控串行数值比较器设计

通过对数值比较器、多值逻辑电路和绝热电路工作原理及结构的研究,提出一种新型的三值绝热门控高位先行串行数值比较器设计方案.该方案利用电路三要素理论,分别推导出构成三值绝热门控串行数值比较器的三值绝热文字电路和一位三值绝热数值比较器的元件级函数表达式及相应的电路结构.PSPCIE模拟结果表明,所设计的电路逻辑功能正确,具有绝热电路能量恢复的特点,将其与传统三值CMOS高位先行串行比较器相比,平均节省功耗约90%.     

基于电流型CMOS电路的阂值逻辑门

本文讨论了闭函数的定义和性质，简要地介绍了电流型CMOS电路的代数理论.在此基础上提出了用电流型CMOS电路实现闭值逻辑门的新方法.与以往的阂值逻辑门相比，它具有较简的电路结构.     

基于门冻结技术的无冒险RS触发器设计

数字电路中的冒险现象不仅会导致电路的误操作,而且消耗了很多能量、增加了操作时间,因此在电路设计中冒险的检测和消除非常重要．文章介绍了门冻结技术的基本思想,以此为基础给出了基于F门的CMOS与非门、或非门的逻辑单元电路设计,并将其应用到RS触发器的设计中,经PSPICE模拟显示,与传统的同步RS触发器相比,所设计的基于F门的同步RS触发器电路不仅具有正确的逻辑功能,消除了冒险,而且使电路的功耗也得到了有效地降低。     

对称二值电流型CMOS电路设计

应用开关信号理论，建立了基于对称二值逻辑的传输电流开关理论。该理论能从开关级指导设计对称二值电流型CMOS电路。应用该理论设计的对称二值电流型CMOS电路可以利用零电流作为区分二值电流信号的现成阈值，因此，不仅具有简单的电路结构，而且能处理具有双向特性的信号。计算机模拟结果表明：具有理想的逻辑功能。     

基于线计算的全加器设计

随着集成电路特征尺寸的不断缩小, 互连线在芯片内部占的比重越来越大, 但是互连线仅用于数据传输, 芯片计算能力仍然需要依靠晶体管开关实现. 如何在有限的硬件资源内进一步提高芯片的计算能力, 已经成为当前集成电路设计的核心问题. 本文通过研究金属互连线间电容耦合效应, 采用互连线串扰现象完成逻辑运算的思想, 提出一种基于线计算的全加器设计方案. 该方案首先建立线计算模型, 通过调整反相器阈值和不同干扰线与受扰线之间电容耦合强度匹配技术, 采用相同线计算电路结构实现不同功能的逻辑门电路; 然后, 在逻辑门的基础上实现基于线计算的全加器; 最后, 在TSMC 65nm CMOS工艺下仿真验证. 结果表明, 所设计的线计算电路具有正确逻辑功能, 与传统设计方法相比, 线计算逻辑门具有更低开销, 且线计算电路具有抗逆向工程能力.     

CMOS三值逻辑系统探讨

本文探讨了一种新的CMOS三值逻辑系统,建立了一套完备的CMOS三值逻辑基本单元电路。给出了CMOS三进制乘法器及9进制7段字形译码器的设计方案。并分析、讨论了该系统的特点。     

基于互补型SET的通用阈值逻辑门设计

与MOS管相比,单电子晶体管(SET)具有超低功耗、超高集成度等优点,被认为是可能取代MOS管的新一代量子器件的主要竞争者.在简要介绍SET特性及通用阈值逻辑门(UTLG)的基础上,沿用CMOS逻辑电路的设计思想,提出了功能强大的基于互补型SET的三变量UTLG实现方案.利用一个UTLG辅之少量门电路就可实现全部256个三变量逻辑函数.通过实例说明了利用查表设计进行UTLG综合的过程.对所设计的SET电路进行了Pspice仿真,结果表明,基于SET的UTLG以及用UTLG实现的全比较器均具有正确的逻辑功能.     

基于接地开关理论的电流型多值CMOS电路设计

以开关信号理论为指导，对电流型CMOS电路中开关变量和信号变量的相互作用进行了分析，并引入了适用于CMOS电路的电源开关理论。基于接地电流开关理论，对几类重要的三值CMOS电路进行了设计。结果表明，应用该理论能获得简单的电路设计。从而进一步完善了开关级逻辑电路设计的研究。     

比较逻辑的研究

本文引入几种比较运算,并讨论了它们的表示、有关性质及其在处理逻辑函数中的应用。此外,还提出了使用晶体管的比较逻辑门及通用比较逻辑门的设计。作者认为,由于比较运算揭示了电路中开关元件的作用实质,因此,充分利用晶体管功能的比较逻辑单元,可在数字集成电路的设计中得到应用。