| 高速电路设计的信号完整性分析 |
| |
| 引用本文： | 孙航.高速电路设计的信号完整性分析[J].今日电子,2003(5):26-28. |
| |
| 作者姓名： | 孙航 |
| |
| 作者单位： | 香港科汇(亚太)有限公司深圳代表处 盈丰分部 |
| |
| 摘 要： | 1.前言近几年来,随着集成电路工艺技术的飞速发展,使得其工作的速度越来越高。同时,在当今快速发展的电子设计领域,由集成电路芯片构成的电子系统更是朝着大规模、小体积、高速度的方向发展的。这样就带来了一个问题,即电子设计的体积减小导致电路的布局布线密度变大,集成电路输出开关速度的提高。而同时信号的工作频率还在不断提高,从而使得如何处理高速信号问题成为一个设计能否成功的关键因素。随着电子系统中逻辑和系统时钟频率的迅速提高和信号边沿不断变陡,印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设…
|
| 关 键 词： | 集成电路 高速电路设计 信号完整性 PCB 延迟 反射 串扰 同步切换噪声 电磁兼容性 |
Analyse signal integrity in high speed circuit design |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
