| SOC系统中高效的卷积解交织实现结构 |
| |
| 引用本文： | 黄戈,何大治,王白羽,梁伟强,管云峰.SOC系统中高效的卷积解交织实现结构[J].电视技术,2015,39(9):104-107. |
| |
| 作者姓名： | 黄戈 何大治 王白羽 梁伟强 管云峰 |
| |
| 作者单位： | 1. 数字电视国家工程研究中心,上海,200125
2. 上海交通大学,上海,200240 |
| |
| 基金项目： | 国家自然科学基金;国家高技术研究发展计划 |
| |
| 摘 要： | 目前ASIC芯片高度集成,针对解调芯片在SOC系统中的集成,设计了一种高效的卷积解交织实现结构,对地址产生及整形单元做了详细阐述,并以DTMB解调模块为例,描述实现过程及实现成果,该设计通过FPGA及ASIC的充分验证,结果证明,此方案设计具有高度的可靠性和稳定性,在SOC系统中极大提高了卷积解交织对总线的访问效率,极大降低了DDR的占用带宽.
|
| 关 键 词： | SOC 卷积解交织 ASIC |
| 收稿时间： | 9/2/2014 12:00:00 AM |
| 修稿时间： | 2014/11/24 0:00:00 |
Efficient Convolutional Deinterleaver in SOC |
| |
| Huang Ge,Hedazhi,Wangbaiyu,Liangweiqiang and Guanyunfeng.Efficient Convolutional Deinterleaver in SOC[J].Tv Engineering,2015,39(9):104-107. |
| |
| Authors: | Huang Ge Hedazhi Wangbaiyu Liangweiqiang and Guanyunfeng |
| |
| Institution: | Shanghai High Definition Digital Technology Industrial Co.,Ltd |
| |
| Abstract: | |
| |
| Keywords: | SOC convolutional deinterleaver ASIC |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《电视技术》浏览原始摘要信息 |
| 点击此处可从《电视技术》下载免费的PDF全文 |
|
