|
|||||
|
|
| 基于核的信息安全处理芯片可测性设计 | |
| 引用本文： | 陆思安,何剑春,严晓浪,何乐年.基于核的信息安全处理芯片可测性设计[J].半导体学报,2002,23(10). |
| 作者姓名： | 陆思安 何剑春 严晓浪 何乐年 |
| 作者单位： | 浙江大学超大规模集成电路设计研究所,杭州,310027 |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| 摘 要： | 从可测性设计角度讨论了信息安全处理芯片的芯片级测试控制器的设计以及相应核的可测性设计.综合结果显示,所设计的芯片级测试控制器所占用的面积代价非常小. |
| 关 键 词： | 可测性设计 基于核设计 测试总线 芯片测试控制器 |
Core-Based Security Chip Design for Test |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ | |
| 点击此处可从《半导体学报》浏览原始摘要信息 | |
| 点击此处可从《半导体学报》下载免费的PDF全文 | |