高精度SAR ADC电容阵列设计及校准算法

在高精度逐次逼近寄存器模数转换器(SAR ADC)中，电容阵列是SAR ADC的核心之一。电容阵列中的电容失配问题是导致转换精度降低的一个重要原因。为了尽可能改善这一问题，设计了一种6+6+6分段电容阵列，并且基于这种阵列设计了权重迭代算法的前台数字校准。该方法不需要额外的电容阵列，利用自身的电容阵列与比较器量化出电容失配，计算出每一位输出码的权重校准系数，用来对正常量化出的输出码进行编码，实现校准功能。仿真结果表明，引入电容失配的18 bit SAR ADC经过该算法校准后，信噪比(SNR)从77.6 dB提升到107.6 dB,无杂散动态范围(SFDR)从89.8 dB提升到125.6 dB,有效位数(ENOB)从12.54 bit提升到17.54 bit。在SMIC 0.18μm工艺下，该校准算法对高精度SAR ADC的动态性能具有较大提升。