基于Booth\CSD混合编码的模2~n+1乘法器的设计 |
| |
引用本文: | 王敏,徐祖强,邱陈辉.基于Booth\CSD混合编码的模2~n+1乘法器的设计[J].电子器件,2014(2). |
| |
作者姓名: | 王敏 徐祖强 邱陈辉 |
| |
作者单位: | 江苏科技大学电子信息系; |
| |
摘 要: | 在余数系统的设计中,模加法器和模乘法器的设计处于核心地位,尤其是模乘法器的性能,是衡量余数系统系能的主要标志之一。文中先推导出Booth编码下的模2n+1乘法器设计的算法,然后针对Booth编码模乘法器设计中译码电路复杂的问题,提出了一种基于Booth/CSD混合编码的模乘法器设计方法,基于Booth/CSD编码的模乘法器部分积的位宽相对传统的Booth编码乘法器而言,减少了50%;经试验证明,与传统的基-Booth编码的模乘法器相比这种混合编码的模乘法器的速度提高了5%,面积减少24.7%。
|
关 键 词: | 电子电路设计 模n+乘法器 Booth/CSD编码 余数系统 |
本文献已被 CNKI 等数据库收录! |
|