| 常系数FIR中的CSD串并乘法器设计 |
| |
| 引用本文： | 宋秀兰,李晓江.常系数FIR中的CSD串并乘法器设计[J].电子器件,2009,32(4):797-800. |
| |
| 作者姓名： | 宋秀兰 李晓江 |
| |
| 作者单位： | 1. 浙江工业大学信息工程学院,杭州,310014
2. 中国科学院微电子研究所,北京,100029 |
| |
| 摘 要： | 介绍了二进制数的Canonic Signed Digit(CSD)表示的特点,0位值比其他表示方法都要多.应用这一点在常系数的乘法器中,可以化简电路.阐述了CSD串并乘法器的具体化简过程,并应用这一技术于IS95-WCDMA中的脉冲整形23阶常系数FIR的设计中,面积缩小达42%.结果表明:CSD的化简效果是明显的.
|
| 关 键 词： | 数字信号处理 标准符号数位码 串并乘法器 常系数FIR |
Design CSD Serial-Parallel Multiplier for constant coefficients FIR filter |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
| 点击此处可从《电子器件》下载免费的PDF全文 |
|
